SU554632A1 - Устройство автоматического определени коэффициента ошибок - Google Patents
Устройство автоматического определени коэффициента ошибокInfo
- Publication number
- SU554632A1 SU554632A1 SU2082181A SU2082181A SU554632A1 SU 554632 A1 SU554632 A1 SU 554632A1 SU 2082181 A SU2082181 A SU 2082181A SU 2082181 A SU2082181 A SU 2082181A SU 554632 A1 SU554632 A1 SU 554632A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- counting
- decade
- distributor
- inputs
- Prior art date
Links
Landscapes
- Arrangements For Transmission Of Measured Signals (AREA)
Description
1
Изобретение относитс к области электросв зи , а именно к устройствам измерительной аппаратуры в области св зи и может быть использовано дл оценки качества передачи данных в каналах тональной частоты.
Известно устройство дл автоматического определени коэффициента ошибок, содержащее последовательно соединенные фазирующий блок, датчик эталонного сигнала, схему сравнени , на второй вход которой поданы входные сигналы, счетные декады, выходы разр дов которых соединены с индикатором, а выходы п ти старщих разр дов каждой счетной декады, кроме первой, подключены через элемент ИЛИ к соответствующей схеме округлени , второй вход которой подключен к одному из выходов счетчика времени, к входу которого подключен фазирующий блок, и схемы переноса, к одному из входов каждой из которых подключен выход соответствующей счетной декады 1.
Однако в известном устройстве необходимо вводить специальные схемы переключени входов индикатора при сеансах измерени коэффициента ощибок различной длительности . Кроме того, дл увеличени точности измерени коэффициента ошибок на каждый вновь вводимый разр д требуетс свой индикатор , что приводит к значительному усложнению схемы и понижению надежности устройства .
Целью изобретени вл етс повыщение надежности за счет упрощени устройства.
Дл этого в устройство дл автоматического определени коэффициента ощибок, содержащее иоследовательно соединенные фазирующий блок, датчик эталонного сигнала, схему сравнени , на второй вход которой поданы входные сигналы, счетные декады, выходы разр дов которых соединены с индикатором, а выходы п ти старших разр дов каждой счетной декады, кроме первой, подключены через элемент ИЛИ к соответствующей схеме округлени , второй вход которой подключен к одному из выходов счетчика времени, к входу которого подключен фазирующий блок, и схемы переноса, к одному из входов каждой из которых подключен выход соответствующей счетной декады, введены элементы И, дополнительные элементы ИЛИ по числу счетных декад, реверсивный счетчик и распределитель, при этом между выходом схемы сравнени и входом каждой счетной
декады включены последовательно соединенные элемент И, к двум другим входам которых и к одному входу элемента И первой счетной декады подключены соответствующие выходы распределител , и дополнительный
элемент ИЛИ, к другим входам которого
подключены выходы соответствующих схем переноса и окрзглени соответственно, а дополнительный выход счетчика времени подключен к одному из входов реверсивного счетчика, другой вход которого соединен с входом первого разр да и с выходом старшего разр да первой счетной декады и с входом распределител .
На чертеже приведена структурна электрическа схема описываемого устройства.
Устройство содержит последовательно соединенные фазирующий блок 1, датчик 2 эталонного сигнала и схему сравнени 3, второй вход которой и вход фазирующего блока 1 соединены с входом устройства, счетные декады 4, выходы разр дов которых соединены с индикатором (на чертеже не показанным), а выходы п ти старщих разр дов каждой счетной декады 4, кроме первой, подключены через элемент ИЛИ 5 к соответствующей схеме округлени 6, к другим входам которых подключен один из выходов счетчика времени 7, к входу которого подключен фазирующий блок 1. Между выходом схемы сравнени 3 и входом каждой счетной декады 4 включены последовательно соединенные элемент И 8 и дополнительный элемент ИЛИ 9, при этом к двум другим входам элементов И 8, кроме элемента И 8 первой счетной декады 4, и к одному входу элемента И 8 первой счетной декады 4 подключены соответствующие выходы распределител 10, к другим входам дополнительных элементов ИЛИ 9 подключены выходы соответствующих схем переноса 11 и схем округлени 6 соответственно, а дополнительный выход счетчика времени 7 подключен к одному из входов (вычитающему входу ) реверсивного счетчика 12, другой вход (суммирующий) которого соединен с входом первого разр да и выходом старшего разр да первой счетной декады 4 и с входом распределител 10. Выходы реверсивного счетчика 12 подключены к упом нутому индикатору. Одни из входов схем переноса 11 соединены с выходами старших разр дов соответствующих счетных декад 4, кроме первой, другие входы - с соответствующими выходами распределител 10.
Устройство работает следующим образом.
В начале сеанса измерени коэффипиента ошибок все счетные декады 4 и реверсивный счетчик 12 обнул ютс , а расиределитель 10 устанавливаетс в такое состо ние, что с его первого разр дного ииверсного выхода поступает разрешающий сигнал на вход первого элемента И 8.
Сигналы информации из капала св зи поступают на вход устройства и далее в фазирующий блок 1, который выдел ет из приход щей информации синхросигналы, осуществл ющие запуск датчика 2 и счетчика времени 7.
Схема сравнени 3 производит поразр дное сравнение входных сигналов информации с эталонными сигналами, поступающими от
датчика 2, и формирует сигналы ощибок, которые поступают в счетные декады 4 через элементы И 8 и ИЛИ 9. Так как в начале измерени разрешающий сигнал с инверсного выхода распределител 10 поступает только на первый элемент И 8, то счет количества ошибок осуществл ет перва счетна декада 4.
Если число ошибок за сеанс измерени превысит дес ть, то импульсом с выхода первой счетной декады 4 осуществл етс запись единицы в первый разр д первой счетной декады 4, распределител 10 и реверсивного счетчика 12 по суммирующему входу.
После записи единицы в распределитель 10 с его инверсного выхода первого разр да прекращает поступать сигнал разрешени на первый элемент И 8 и начинают поступать сигналы разрешени с пр мого выхода первого разр да и с инверсного выхода второго разр да на второй элемент И 8. В это же врем сигналом с пр мого выхода первого разр да распределител 10 подготавливаетс к работе перва схема переноса И.
Таким образом, если количество ощибок превысило дес ть, то сигналы ощибок от схемы сравнени 3 поступают на вторую счетную декаду 4 через соответствующие элементы И 8 и ИЛИ 9.
После каждых последующих дес ти сигналов ошибок с выхода второй счетной декады 4 через соответствующие схему переноса 11 и эле.мент ИЛИ 9 поступают сигналы на вход первой счетной декады 4. Следовательно, в первой счетной декаде 4 всегда формируетс старший разр д множител , его цела часть.
В случае, если число ошибок иревысит 100, то вторым имиульсом со старшего разр да первой счетной декады 4 вновь запишетс единица в ее первый разр д и улсе во второй разр д распределител 10, а также в реверсивный счетчик 12. Запись единицы во втором разр де распределител 10 приводит к тому, что закрываетс второй и открываетс следующий элементы И 8 и подготавливаетс к работе втора схема переноса 11.
Таким образом, при увеличеиии числа ошибок на иор док увеличиваетс число разр дов распределител 10, устанавливаемых в едииичное состо ние, а в реверсивном счетчике 12 но суммирующему входу каждый раз добавл етс единица.
В случае, если число ошибок превысит 100, встуиает в работу треть счетна декада 4. Счетные декады 4, начина с второй, формируют дробную часть множител , выраженную в дес тичной форме. Так втора счетна декада 4 формирует дес тичные доли множител , треть - сотые.
Из счетчика времени 7 на вычитаюший вход реверсивного счетчика 12 поступают импульсы каждый раз, когда число проанализированных элементов поступающей информации увеличиваетс на пор док. Таким образом, в реверсивном счетчике 12 формируетс показатель дес тичной степени. Число разр дов реверсивного счетчика 12 зависит от длительности сеанса измерени коэффициента ошибок.
Число счетных декад 4 зависит от длительности сеанса измерени , диапазона измерени множител коэффициента ошибок и определ ет точность его измерени .
Все разр ды множител вывод тс с соответствующих счетных декад 4 на соответствующие разр ды индикатора.
Дл округлени результатов измерени в устройстве предусмотрены элементы ИЛИ 5 и схемы округлени 6, на входы которых поступает сигнал от счетчика времени 7, разрешающий округление результата измерени в конце сеанса.
Округление происходит тогда, когда есть единица в одном из последних п ти разр дов счетной декады 4, начина с второй. Сигналы с этих разр дов через определенные элементы ИЛИ 5 поступают на другие входы соответствующих схем округлени 6.
Таким образом, устройство позвол ет измер ть коэффициент ошибок с высокой точностью при сеансах св зи различной длительности .
Claims (1)
1. Авторское свидетельство СССР № 351334, М. кл. Н 04 11/08, 1970 (прототип ).
J
77 1f 1 I /Y индикатуру T-п /г UrtduffO/nOpy
77 тптт 11 i II /г индикатору TUTt } I г utidutfomopy
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU2082181A SU554632A1 (ru) | 1974-12-04 | 1974-12-04 | Устройство автоматического определени коэффициента ошибок |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU2082181A SU554632A1 (ru) | 1974-12-04 | 1974-12-04 | Устройство автоматического определени коэффициента ошибок |
Publications (1)
Publication Number | Publication Date |
---|---|
SU554632A1 true SU554632A1 (ru) | 1977-04-15 |
Family
ID=20602915
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU2082181A SU554632A1 (ru) | 1974-12-04 | 1974-12-04 | Устройство автоматического определени коэффициента ошибок |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU554632A1 (ru) |
-
1974
- 1974-12-04 SU SU2082181A patent/SU554632A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU554632A1 (ru) | Устройство автоматического определени коэффициента ошибок | |
US4737942A (en) | Time measuring device | |
US3725857A (en) | Means and method for time-sharing multichannel well logging | |
US3553594A (en) | Digital delay system for digital memories | |
SU543187A1 (ru) | Устройство дл измерени коэффициента ошибок | |
SU1406511A1 (ru) | Цифровой фазометр | |
SU862375A1 (ru) | Устройство дл обнаружени и регистрации ошибок дискретного канала св зи | |
SU1170374A2 (ru) | Анализатор частотного спектра | |
SU712953A1 (ru) | Многоканальный преобразователь частоты в код | |
SU1225022A1 (ru) | Устройство дл контрол качества дискретного канала св зи | |
SU938421A1 (ru) | Устройство дл измерени коэффициента ошибок | |
SU1081437A2 (ru) | Устройство дл измерени температуры | |
SU943599A1 (ru) | Преобразователь сдвига фаз в код | |
SU1027633A1 (ru) | Цифровое регистрирующее устройство формы моноимпульсных сигналов | |
SU771561A1 (ru) | Цифровой частотомер | |
SU504229A1 (ru) | Передатчик устройства дл телеизмерений | |
SU790344A1 (ru) | Умножитель частоты следовани импульсов | |
SU1027833A1 (ru) | Многоканальное счетное устройство | |
SU676971A1 (ru) | Цифровой измеритель средней длительности р да временных интервалов | |
SU1633439A1 (ru) | Информационно-измерительна система | |
SU424081A1 (ru) | Измеритель средней частоты импульсов | |
SU902281A1 (ru) | Устройство анализа телеметрических сигналов | |
SU1146810A1 (ru) | Цифровой измеритель уровн | |
SU888123A1 (ru) | Устройство дл контрол цифровых объектов | |
SU396633A1 (ru) | Многоканальный измеритель скорости счета |