SU862375A1 - Устройство дл обнаружени и регистрации ошибок дискретного канала св зи - Google Patents

Description

(54) УСТРОЙСТВО ДЛЯ ОБНАРУЖЕНИЯ И РЕГИСТРАЦИИ ОШИБОК ДИСКРЕТНОГО КАНАЛА СВЯЗИ

Изобретение относитс  к технике .электросв зи и может использоватьс  в аппаратуре дл  статического исследовани  дискретных каналов св зи, Известно устройство дл  обнаружени  и регистрации ошибок дискретного ка1нала св зи, содержащее счетчик, элемент ИЛИ, блок ключей, блок обнар жени  ошибок, первый выход которого соединен с одним входом формировател последовательно соединенные блок про межуточной пам ти, регистратор и бло управлени , один выход которого соединен с другим входом регистратора, а другие выходы соединены с входами блока промежуточной пам ти i . Однако известное устройство работает с небольшой скоростью. Цель изобретени  - повышение скорости регистрации потока опюбок. Дл  этого в устройство дл  обнару жени  и регистрации ошибок дискретного канала св зи, содержащее счетчик , элемент ИЛИ, блок ключей, блок обнаружени  ошибок, первый выход которого соединен с одним входом формировател , последовательно соединенные блок промежуточной пам ти, регистратор и блок управлени , один выход которого соединен с другим входом регистратора, а другие выходы соединены с входами блока промежуточной пам ти, введены два элемента И, два, RS-триггера, блок элементов ИЛИ, коммутатор и регистр сдвига, причем первые входы элементов И соединены с первым выходом блока обнаружени  ошибок, второй выход которого соединен с первым входом элемента ИЛИ, второй вход которого соединен с выходом счетчика и с одним входом регистра сдвига, другой вход которого соединен с первым выходом блока обнаружени  ошибок, а выходы через блок ключей соединены с одними входами блока элементов ИЛИ, другие входы которого через коммутатор соединены с выходами счетчика, первый вход KQ3 foporo соединен с выходом первого элемента И, а второй вход - с одним выходом формировател , соединенным также с соответствующим входом блока ключей и R-входом первого.К5-триг гера, S-вход которого соединен с выходом второго RS-триггера, соединенным также со вторым входом первого элемента И, выход элемента ИЛИ соединен с S-входом второго RS-триггера и другим входом формировател , другой выход которого соединен с R-Bxof oM второго RS-триггера, выход первого RS TpHrrepa соединен со вторым входом второго элемента И выход которого соединен с соответствующим входом.коммутатора. Йри этом, вькоды блока элементов ИЛИ соединены со входами блока промежуточной пам ти. На чертеже представлена структурна  электрическа  схема предложенного устройства. Устройство дл  обнаружени  и регистрации ошибок дискретного канала св зи содержит блок 1 обнаружени  ошибок, блок 2 управлени , формирова тель 3, счетчик 4, регистратор 5, RS-триггеры 6,7, элемент ШШ 8, коммутатор 9, регистр сдвига 10, блок П элементов ИЛИ, блок 12 промежуточ ной пам ти, блок 13 ключей, элементы И 14,15, причем RS-триггеры имеют R-вход и S-вход. Устройство работает следующим образом . В случае отсутстви  ошибок в последовательности , поступающей с блока 1 обнаружени  ошибок, тактовые импульсы через элемент И 14, на второй вход которого подаетс  разрешающий сигнал с инверсного выхода RS-триггера 7, поступают на счетный вход счетчика 4, который подсчитывает дли ну безошибочного интервала .(число беэошибочньпс символов между ошибочными ) , а потенциалом с пр мого выход RS-триггера 6, наход щегос  в нулевом состо нии, запрещаетс  прохождение тактовых импульсов с блока 1 обн ружени  ошибок через элемент И 15 на вход управлени  коммутатора 9. При по влении на выходе блока 1 обнаружени  ошибок сигнала ошибки п ледний, поступа  через элемент ИЛИ 8 на S-вход RS-тригг-ера 7,устанавливает его в единичное состо ние Поступа  на вход формировател  3, о разрешает формирование сигнала чере семь тактов после поступлени  сигнала с блока 1, а по заднему фронту сигнала с инверсного выхода RS-триггера 7 (т.е. при переходе уровн  на инверсном выходе RS-триггера 7 из в О) RS-триггер 6 устанавли ваетс ,т в единичное состо ние. В результате этого потенциалом с инверсного выхода RS-триггера 7 штрещаетс  прохождение тактовых импульсов через элемент И 14 на счетный вход счетчика 4, а сигналом с пр мого выхода RS-триггера 6 открываетс  элемент И 15, и тактовые импульсы с блока 1 обнаружени  ошибок, поступа  на вход управлени  коммутатора 9, разрешают считывание показаний дес тичного счетчика через блок I1 элементов ИЛИ в блок 12 промежуточной пам ти и далее, с помощью блока 2 управлени , в регистратор 5, Блок 12 проме,1суточной пам ти и блок 2 управлени  служат дл  исключени  потери информации из-за несовпадени  моментов вьщачи информации с сигналами синхронизации регистратора 5. Регистратор в каждом цикле своей работы выдает сигналы синхронизации, поступающие на блок 2 управлени . Последний в соответствующие моменты цикла работы регистратора 5 вырабатывает сигналы управлени  на регистрацию ииформации из блока 12 промежуточной пам ти на бумажную ленту регистратора, сигналы транспортировки на продвижение бумажной ленты регистратора 5. Считьюание показаний счетчика 4 осуществл етс  по первому, третьему и п тому тактовьм импульсам, счита  с тактового импульса, по которому пришел сигнал с блока 1 через элемент ШШ 8 на вход формировател  3, т.е. частота считывани  дес тичной информации на регистрирующее устройство в раза ниже тактовой частоты в дискретном канале св зи. Таким образом, на первом, третьем и п том тактах, счита  с момента прихода сигнала с блока I, происходит считывание сотён, дес тков и единиц (10, Ю , 10°) со счетчика 4 , IV/ , IU / со счетчика 4 в четыре разр да блока 12 промежуточной пам ти, так как каждому дес тичному разр ду соответствуют четыре двоичных разр да3 () . Признаком дес тичной информации служит запись единицы в восьмой разр д блока 12 Промежуточной пам ти.

Одновременно с вышеизложенным информаци  с выхода блока 1 обнаружени  ошибок, представл юща  собой последовательность нулей и единиц, где нуль-- безошибочный символ, а единица - ошибочный символ, поступает на информационный вход регистра сдвига 10, а на вход сдвига - тактовые импульсы с блока I обнаружени  ошибок.

Таким образом, по истечении семи тактч5В, счита  с тактового импульса, по которому пришел первый сигнал с блока i, в регистр сдвига 10 записываетс  двоична  последовательность длиной в семь элементов, которые считьшаютс  в семь разр дов блока 12 про межуточной пам ти сигналом с выхода формировател  3, поступающим на вход управлени  блока 13 ключей. Данный сигнгш вырабатьшаетс  формирователем 3 на седьмом такте, счит та  с момента прихода первой ошибки, с задержкой, необходимой дл  того, чтобы информаци , поступивша  на седь мом такте, успела записатьс  в регистр сдвига 10. Одновременно данный сигнал, поступа  на R-вход RS-триггера 6, объединенный со входом установки нулевого состо ни  счетчика 4, запрещает прохождение тактовых импульсов через элемент И 15 на вход управлени  коммутатора 9 и устанавливает счетчик 4 в нулевое состо ние. f Следовательно, на регистратор 5 на первом, третьем, п том тактах тактовой частоты дискретного канала св зи, счита  с момента прихода первой ошибки, будут считаны три разр да дес тичной информации со счетчика 4 (сотни, дес тки, единицы) с единицей в восьмом разр де,  вл ющейс  признаком дес тичной информации, а на седьмом такте - семиразр дна  двоич на  информаци  с регистра сдвига 10. Таким образом, моменты считывани  информации на регистратор следуют не на каждом такте передачи в дискретном канале св зи,а через такт чepeз. два периода тактовой частоты дискретного канала св зи) , поэтому дл  регистрации информации о потоке ошибок без потерь тактова  частота в канале св зи может быть в два раза вьште частоты сигналов синхронизации регистратора , по которым производитс  прием информации на perHCfpaTop. Если на восьмом такте, счита  с мо мента прихода первой ошибки, по вл ет

с  сигнал с блока 1, то RS-триггер 7 остаетс  в единичном состо нии, элемент И 1А закрыт сигналом с инверсного вьпсода RS-триггера 7, счетчик 4

и RS-триггер 6 - в нулевом состо нии. Сигналом с пр мого выхода RS-триггера 6 элемент И 15 закрыт, поэтому сигналы на вход управлени  коммутатора 9 не поступают (т.е. считывание

показаний дес тичного счетчика не происходит), и на регистратор 5 еще через семь тактов сигналом с выхода формировател  через блок 13 ключей с регистра сдвига 10 считьгоаетс  следующа  семиразр дна  двоична  последовательность . Считьгаанне семиразр дной двоичной последовательности с регистра сдвига 10 продолжаетс  до тех пор, пока на ()-вом такте (где i l,2, 3,...) не по витс  безошибочный символ (т.е. сигнал Ошибка отсутствует) В этом случае формирователь 3 на своем другом выходе выдает сигнал, устанавлнвающнй RS-триггер 7 в нулевое состо ние. RS-триггер 6 остаетс  в нулевом состо нии (т.е. на инверсном выходе RS-TpHrriepa 7, подключенного к S-ВХОДУ RS-триггера 6, происходит переход из О в , и элемент И 15 закрыт. Потенциалом с инверсного выхода RS-триггера 7 элемент И 14 открываетс , и на счетный вход счетчика 4 поступают тактовые импульсы, фиксиру  число элементов до следующей.ошибки. С приходом сигнала Ошибка вьш1еописанный цикл измерени  повтор етс . Так как в реальных каналах св зи длины безошибочных интервалов могут быть значительно больше, чем длина, фиксируема  счетчиком 4, то во избежание потерь информации о потоке ошибок счетчик 4 при достижении его максимально возможного состо ни , а именно 999, выдает сигнал переполнени  , поступающий через элемент ИЛИ 8 на S-вход RS-триггера 7 и на второй вход формировател  3. В этом случае сигнал переполнени  счетчика 4 аналогичен сигналу Ошибка, поэтому устройство работает так же, как по приходе сигнала Ошибка, т.е. по первому, третьему, п тому тактам, счита  с момента прихода сигнала переполнени . На регистраторе 5 фиксируютс  показани  дес тичного счетчика (999) с признаком дес тичной информации - единицей в восьмом разр де , а на седьмом такте считываетс  двоична  информаци  из регистра сдвига 10.

Таким образом, предложеииое устройство позвол ет без потерь производить регистрацию потока ошибок, поступающего со скоростью, в два раза превышающей скорость регистрации ошибок известным устройством.

Claims (1)

1.Авторское свидетельство СССР № 593320, кл. Н 04 L 1/10, 1974 (прототип).