SU1370754A1 - Устройство дл контрол импульсов - Google Patents
Устройство дл контрол импульсов Download PDFInfo
- Publication number
- SU1370754A1 SU1370754A1 SU864008550A SU4008550A SU1370754A1 SU 1370754 A1 SU1370754 A1 SU 1370754A1 SU 864008550 A SU864008550 A SU 864008550A SU 4008550 A SU4008550 A SU 4008550A SU 1370754 A1 SU1370754 A1 SU 1370754A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- inputs
- control
- counter
- Prior art date
Links
- 238000012806 monitoring device Methods 0.000 title 1
- 230000001360 synchronised effect Effects 0.000 claims description 3
- 238000012544 monitoring process Methods 0.000 abstract 1
- 238000004891 communication Methods 0.000 description 2
- 230000001276 controlling effect Effects 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- 230000000007 visual effect Effects 0.000 description 2
- 238000007664 blowing Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000002085 persistent effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
Изобретение может быть использовано в многоприборных системах дл контрол одновременных последовательных , одиночных и групповых импульсных сигналов положительной и отрицательной логики, как отдельных разр дов, так и цифровых слов. Цель изобрете
Description
/2
ucmoHOS.
I
с S
(Л
со о ел 4;;
1370
ПИЯ - расширение области применени при повышении быстродействи и эффективности контрол . Устройство содержит генератор 1 контрольных сигналов , мультиплексор 2, счетчик 3, формирователь 4 тактовых импульсов, элемент И 7, элемент НЕ-И 8 и элемент ИЛИ 9. Введение элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 6, D-триггера 11, посто нного запоминающего устройства 10 и N т-раз- р дных регистров сдвига 5 позвол ет устройству контролировать разветвленную систему из р да приборов в любое
1
Изобретение относитс к импульсной и цифровой технике и может быть использовано в многоприборных системах дл контрол одновременных последовательных , одиночных и группо- вых импульсных сигналов, положительной и отрицательной логики, как отдельных разр дов, так и цифровых слов при высоком быстродействии.
Целью изобретени вл етс рас- ширение области применени при повышении быстродействи и эффективности контрол .
На чертеже представлена функциональна схема устройства.
Устройство дл контрол импульсов содержит генератор 1 контрольных сиг-налов, мультиплексор 2, счетчик 3 формирователь 4 тактовых импульсов, системные регистры 5 сдвига, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ .6, элемент И 7, элемент НЕ-И 8, элемент ИЛИ 9, посто нное запоминающее устройство (НЗУ) 10 D-триггер 11.
При этом выход последнего разр да каждого из регистров сдвига соединен с входом ввода последовательной информации и с соответствующим информационным входом мультиплексора 2, выход которого соединен с первым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 6, второй вход которого подключен к выходу ПЗУ 10, а выход - к D-входу тригт-ера 1 1 , выход которог О подключен к входу (С) записи информации счетчика 3, одноименные по разр дности входы и выходы которого за
54
ранее заданное врем с импульсами длительности менее 1 мкс. При этом количество линий св зи от контроли- руемо1 о прибора с несколькими дес тками контрольных точек может быть доведено до 3 (тактова частота, информационный последовательный канал, сигнал записи информации в регистр). Устройство контрол не накладывает никаких ограничений на работу системы , т.к. запись происходит в заданное работой системы врем , а анализ осуществл етс независимо. 1 ил.
исключением младшего разр да попарно соединены и подключены к соответствующим адресным входам ПЗУ 10, причем разр ды старше log (т+1) дополнительно подключены к соответствующим управл ющим входам мультиплексора 2, а счетный вход подключен к формирователю 4 тактовых импульсов и вторым входам элемента И 7 и элемента НЕ-И 8, первые входы которых соединены с выходом младшего разр да счетчика 3, вход младшего разр да которого соединен с общей шиной устройства , при этом выход элемента И 7 соединен с синхровходами регистров сдвиг а 5, а выход элемента НЕ-И 8 - с синхровходом D-триггера 11,К-вход которого соединен с выходом элемента ИЛИ 9, первый вход которого соединен с входом R-счетчика 3 и выходом генератора 1 контрольных сигналов остальные выходы которого соответственно соединены с входами управлени параллельной записью регистров 5 сдвиг а и с дополнительными адресными входами ПЗУ 10, при этом вход S D-триггера 11, второй вход элемента ИЛИ 9 и вход генератора 1 контрольных сигналов вл ютс входами 12, 13 и 14 управлени , информационные разр ды счетчика 3 и выход D- тригг ера 11 вл ютс выходами индикации , а входы параллельных данных регистров сдвига вл ютс информационно-контрольными входами устройства . Контроль разделен на два цик- ла: запись состо ни контрольных
точек и последующий аиалит полученных данных.
В исходном состо нии 3 обнулен. При переходе сигнала фор- мировател 4 тактовых импульсов в низкий уровень (логически О) осуществл етс запись результата сравнени предыдущего бита информации в последнем разр де регистра 5 сдвига, подключенного к нулевому информационному входу мультиплексора 2, с битом информации в нулевом адресе ПЗУ 10.
Если оба бита совпадают, на выхо- де тригтера 1 1 устанавливаетс иизки уровень, а если не совпадают - высокий , и на выходе устройства визуальной индикации (не показано) высвечиваетс ошибка в нулевом точке (этот бит информации может быть эталонным) При разрешении контрол по заданной программе работы в заданное дл контрол врем импульсами от генератора контрольных сигналов осуществл етс запись в регистры сдвига 5 (врем записи - дес тки моносекунд, поэтому можно получить запись цифровых слов, существующих дес тые доли микросекунды ) снимаетс сиг-нал обнулени счетчика 3, и он начинает последовательно наращивать значени на информационных входах. При совпадении высоких уровней на выходе формировател 4 тактовых импульсов и выходе младшего разр да счетчика 3 осуществл етс сдвиг информации в регистрах сдвига 5 и на нулевой вход мультиплексора 2 подключаетс сле
дующий бит. При этом измен етс ад
рее на входе ПЗУ 10 и выставл етс заданное значение этого бита. Оба бита поступают на входы элемента ИСКЛЮЧАЮЩЕЕ ИЛИ. 6, и если они одинаковы , на его выходе устанавливает- с низкий уровень. Запись результата сравнени в В-трИ1тере 11 осуществл етс импульсом с элемента НГ.-И 8 при совпадении низких уровней младшего разр да счетчика 3 и формировател 4 тактовых импульсов. После прохождени по кольцу первого регистра 5 сдвига всей информации (т- бит) наращиваетс значение в старших разр дах счетчика 3 и мультиплексор 2 подключает к в-ходу элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 6 выход следующего регистра 5 и осуществл етс сравнение занесенной в него информации. Дальней
г Q
15 20 25 зо
35
40
.с
0
та работа устройства происходит по указанному циклу.
Ксли результат сравнени равен 1 (неравнозначность данных в регистре 5 и соответствующем адресе ПЗУ 10), осуществл етс установка 0-триг1ера 11 в высокий уровень.Высокий уровень В-трИ1тера 11 уста- {авливает счетчик 3 в режим записи и информаци с выхода счетчика 3 записываетс через его входы, т.е.фиксируетс . Одновременно разрешаетс индикаци и документаци номера контрольной точки, в которой имеетс ошибка.
Сброс D-триггера 11 осуществл етс через элемент ИЛИ 6 либо сигналом с устройства визуальной индикации , если врем индикации и документации регламентировано, либо от генератора 1 контрольных сигналов,если регламентировано врем всей проверки. При контроле системы в разные моменты времени (получение нескольких временных разрезов) переход к следующему временному разрезу происходит в соот- нетствии с указанным циклом, а смена ; рограммы ПЗУ 10 происходит за счет изменени дополнительных разр дов адреса через генератор 1 контрольных сигналов. При этом документируемый номер контрольной точки сохран етс и индицируетс при сбое.
Устройство позвол ет контролировать разветвленную систему из р да приборов в любое ранее заданное аре- м с импульсами длительностью менее 1 МКС, при этом количество линий св зи от контролируемого прибора с несколькими дес тками контрольных точек может быть доведено до трех (тактова частота, информационный последовательный канал, сиг-нал записи информации в регистр). Устройство контрол не накладывает никаких ограничений на работу системы, так как запись происходит в заданное работой системы врем , а анализ осуществл етс независимо. Врем анализа при исправной работе системы можно определить как
.с
55
Т
N
где N - количество контрольных точек -,
такт частота формировател тактовых импульсов;
Т - врем контрол .
Например, при f- 2 мГц, N 256, ,25 мс, а врем записи контролируемор информации менее 0,05 МКС.
Claims (1)
- Формула изобретени Устройство дл контрол импульсов содержащее 1 енератор контрольных СИ1 налов, мультиплексор, -счетчик, формирователь тактовых импульсов, выход которого соединен с первыми входами элемента И и элемента НЕ-И, элемент ИЛИ, отличающеес тем, что, с целью расширени области применени при повышении быстродействии эффективности контрол , в него вве- 20 первым выходом генератора контрольдены элемент ИСКЛЮЧАЮЩЕЕ ИЛИ,В-триг- г ер, посто нное запоминающее устройство (ПЗУ) и N т-разр дных рег истров сдви1 а, выход последнего разр да каждого из которых соединен с входом ввода последовательной информации и с соответствующим информационным вхо дом мультиплексора, выход которого соединен с первым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход ко-оро- I-O подключен к выходу ПЗУ, а вь.лод - к D-входу триггера, выход которого подключен к входу записи информации счетчика, одноименные по разр дности входы и выходы которого, за исключением младшего разр да, попарно соединены и подключены к соответствующим адресным входам ПЗУ, причемразр ды старше log Cm-t-l) дополнительно подключены к соответствующим входам мультиплексора, а счетный вход - к выходу формировател тактовых импульсов, вторые входы элемента И и элемента НЕ-И соединены с выходом младшего разр да счетчика, вход младшего разр да которого соединен с общей шиной, при этом выход элемента И соединен с синхровходамиN регистров сдвига, а выход элемента НЕ-И - с синхровходом D-триггера, R-вход которого соединен с выходом элемента ИЛИ, первый вход которого соединен с входом R-счетчика и сных сигналов, остальные выходы которого соединены соответственно с входами управлени параллельной записью N регистров сдвига и с дополнительными адресными входами ПЗУ, при этом S-вход D-триггера, второй вход элемента ИЛИ и вход генератора контрольных сигналов вл ютс соответственно первым, вторым и третьим входами управлени , входы параллельных данных N регистров сдвига вл ютс информационно-контрольными входами, информационные разр ды счетчика и выход D-триггера вл ютс выходами индикации устройства.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU864008550A SU1370754A1 (ru) | 1986-01-17 | 1986-01-17 | Устройство дл контрол импульсов |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU864008550A SU1370754A1 (ru) | 1986-01-17 | 1986-01-17 | Устройство дл контрол импульсов |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU1370754A1 true SU1370754A1 (ru) | 1988-01-30 |
Family
ID=21216706
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU864008550A SU1370754A1 (ru) | 1986-01-17 | 1986-01-17 | Устройство дл контрол импульсов |
Country Status (1)
| Country | Link |
|---|---|
| SU (1) | SU1370754A1 (ru) |
-
1986
- 1986-01-17 SU SU864008550A patent/SU1370754A1/ru active
Non-Patent Citations (1)
| Title |
|---|
| Авторское свидетельство СССР № 586557, кл. Н 03 К 5/19, 1974. Авторское свидетельство СССР № 949793, кл. Н 03 К 5/19, 1980. * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| SU1370754A1 (ru) | Устройство дл контрол импульсов | |
| SU1354194A1 (ru) | Сигнатурный анализатор | |
| SU1485223A1 (ru) | Многоканальное устройство для ввода' информации | |
| SU1129723A1 (ru) | Устройство дл формировани импульсных последовательностей | |
| SU1298742A1 (ru) | Генератор случайного процесса | |
| SU871166A1 (ru) | Устройство дл контрол параллельного двоичного кода на четность | |
| SU1554000A1 (ru) | Устройство дл контрол состо ни датчиков | |
| SU1578714A1 (ru) | Генератор тестов | |
| SU1383418A1 (ru) | Устройство дл считывани графической информации | |
| SU441642A1 (ru) | Лини задержки | |
| SU830377A1 (ru) | Устройство дл определени кодаМАКСиМАльНОгО чиСлА | |
| SU1049867A1 (ru) | Устройство дл формировани последовательностей управл ющих сигналов | |
| SU1691827A1 (ru) | Устройство дл ввода информации от двухпозиционных датчиков | |
| SU1378033A1 (ru) | Устройство контрол импульсов тактовой частоты | |
| SU1226472A1 (ru) | Устройство дл формировани тестов | |
| SU1175022A1 (ru) | Устройство дл контрол серий импульсов | |
| SU1338035A1 (ru) | Устройство дл контрол серий импульсов | |
| SU1629969A1 (ru) | Устройство дл формировани импульсов | |
| SU1124331A2 (ru) | Система дл автоматического контрол больших интегральных схем | |
| SU1439515A1 (ru) | Устройство дл регистрации молний | |
| SU1439744A1 (ru) | Устройство дл формировани кодовых последовательностей | |
| SU1260962A1 (ru) | Устройство дл тестового контрол временных соотношений | |
| SU1381509A1 (ru) | Устройство дл контрол логических блоков | |
| SU1229826A1 (ru) | Оперативное запоминающее устройство с самоконтролем | |
| SU968797A1 (ru) | Устройство дл ввода информации |