SU943599A1 - Преобразователь сдвига фаз в код - Google Patents

Description

1

Изобретение относитс  к аналогоцифровой технике и может быть использовано в устройствах преобразовани  сдвига фаз двух электрических сигналов в цифровой код, наиболее целесообразно использовать его в качестве самосто тельного блока в различных автоматических системах управлени , регулировани  и

контрол  производственными и тех- ю нологическими процессами, информационно-измерительных системах, в которых примен ютс  цифровые вычислительные машины (ЦВМ).

Известен преобразователь сдвига is

фазы в код, основанный на измерении временного сдвига меж- . ду исследуемыми сигналами, раст нутого в 3,610К раз средствами о дискретной техники, с последующим заполнением полученного интервала импульсами, следующими с частотой входного сигнала 1.

Однако он имеет низкое быстродействие . Например, дл  преобразовани  сдвига фаз в код с погрешностью в 10 требуетс  до ЗбО периодов входного сигнала.

Наиболее близким к предлагаемому преобразователю  вл етс  устройство осуществл юе4ее измерение сдвига фаз в широком частотном диапазоне путем автоматического изменени  частоты квантующих импульсов. Данный преобразователь , содержит двоичный счетчик импульсов сдвига фаз, двоичный счетчик импульсов периода, общий счетчик импульсов, два блока элементов совпадени  с двум  элементами ИЛИ, делитель частоты на ЗбО и результирующий счетчик импульсов, соединенный через формирователь с генератором тактовой частоты и блоком управлени , а также третий блок элементов совпадени , выходы которых чедез элемент ИЛИ подключены к формирователю , одни входы третьего блока элементов совпадени  через делитель частоты соединены с.генератором тактовой частоты, а другие - с выходами реверсивного счетчика , входы которого через блок управлени  подключены к двоичному счетчику импульсов периода Г2. В этом устройстве весь частотный диапазон разрабатываетс  на р д поддиапазонов. На выбор каждого поддиапазона затрачиваетс  один период входного сигнала. Например, если весь диапазон разбит на 16 поддиапазонов, то в наихудшем случае на автоматический выбор предела измерени  может быть затрачено 16 периодов входного сигнала, что  вл етс  существенным недостатком данного устройства. Цель изобретени  - повышение быстродействи  в широком диапазоне частот. Поставленна  цель достигаетс  тем, что в преобразователь сдвига фаз в код, содержащий двоичный счет чик импульсов сдвига фаз, двоичный счетчик импульсов периода, соединен ные через блоки элементов совпадени с выходами общего счетчика, выходы обоих блоков элементов совпадени  соединены с входами элементов ИЛИ peзy ьтиpyющий счетчик, один вход которого соединен с выходом первого элемента ИЛИ а другой - с блоком управлени , вход общего счетчика соединен через формирователь с выходом генератора тактовой частоты и блоком управлени , .вход которого через первый делитель частоты соеди нен с выходом второго элемента ИЛИ, второй вход первого делител  частот соединен с выходом блока управлени  и с входами двоичного счетчика импу сов сдвига фаз и двоичного счетчика импульсов периода, третий блок элементов совпадени , выходы которого через третий элемент ИЛИ подключены к формирователю, одни входы третьег блока элементов совпадени  через вт рой делитель частоты соединены с генератором тактовой частоты, а дру гие - с выходами счетчика, один из входов которого соединен с выходом двоичного счетчика импульсов периода , введен второй формирователь импульсов , вход которого подключен к выходу двоичного счетчика импульсов периода, а выход - к установочному входу старшего разр да этого счетчика , а второй вход счетчика соединен с блоком управлени . На чертеже приведена структурна  схема преобразовател  сдвига фаз в код. Преобразователь содержит формирователь 1, блок 2 управлени  4, генератор 3 тактовой частоты 4, блок 4 определени  отношений временных интервалов, состо щий из двоичного счетчика 5 импульсов сдвига фаз, двоичного счетчика 6 импульсов периода , общего счетчика 7 импульсов, двух блоков 8 и 9 элементов совпадений с двум  элементами 10 и 11 ИЛИ, первого делител  12 частоты и результирующего счетчика 13 импульсов , а также второй формирователь 1, третий элемент 15 ИЛИ, третий блок 16 элементов,счетчик 18. Работа преобразовател  основана на автоматическом выборе тактовой частоты в течение одного периода входного сигнала при одновременном измерении периода исследуемого си1- нала TX,с последующем измерении временного интервала Сх , пропорционального измер емому сдвигу фаз путем заполнени  временного интервала ) импульсами выбранной тактовой частоты и автоматическом преобразовании результатов этих двух измерений в непосредственный отсчет сдвига фаз в градусах. Перед началом измерени  счетчики 5,6,13 и 18 и делитель 12 часто- ты импульсом с блока 2 управлени  устанавливаютс  в нулевое состо ние. Формирователь 1 из входных сигналов (J и и q формирует импульсы, равные по длительности периоду исследуемого сигнала Тх и времени запаздывани  (опережени )Тх одного входного си|- нала относительно другого. Длительность этих импульсов определ ет врем  заполнени  импульсами тактовой частоты счетчиков 5 и 6. В течение первого периода входного сигнала на двоичный счетчик 6 импульсов периода поступает максимальна  тактова  частота f , соответствующа  верхнему поддиапазону исследуемых частот. При поступлении на вход счетчика 6 количества .импульсов 2, где п - разр дность двоичного счетчика, происходит переполнение этого счетчика частоiTOM Q , которое осуществл етс  за отрезок времени , Импульс переполнени  поступает на счетчик 18, который через третий блок Тб элементов совпадени  управл ет работой второго делител  17 частоты так, что с последнего через тот же блок 16 элементов совпадений и элемент 15 ИЛИ на заполнение счетчика 6 поступает тактова  частота /1, т.е. вдвое меньша  по сравнению q предыдущей тактовой частотой. Этот же импульс переполне ни  счетчика 6 через формирователь I поступает в старший разр д счетчика 6. Таким образом, перед начало заполнени  счетчика 6 тактовой частоты (3/1 в нем зафиксировано количество импульсов , что соответствует числу импульсов, поступивших на вход счетчика с учетом новой, уменьшенной вдвое тактовой частоты. Действительно, количес во импульсов N , поступивших с частотой о /Т.за отрезок времени и/ отравно , Если при заполнении счетчика 6 тактовой частотой вновь произойде переполнение, то импульс переполнени  вызовет уменьшение тактовой частоты вдвое, (т.е., и через формирователь 1k поступит в старший разр д счетчика 6. Подобным образом будет осуществл тьс  изменение тактовой частоты при заполне НИИ периода входного сигнала до тех пор, пока не будет выбран нужны поддиапазон. Следовательно, в течение одного периода TX входного сигнала в счетчике 6 фиксируетс  числ пропорциональное периоду Тх т.е. , (1) где i - номер частного диапазона (, ,1,2,3... т). В течение следующего периода исследуемого сигнала по команде с блока 2 управлени  происходит измерение интервала Сх путем его заполнени  импульсами выбранной тактовой частоты j , число которых подсчитываетс  двоичным счетчиком 5 импульсов сдвига фаз. Число импульсов Nlijподсчитанное этим счетчиком, состав л ет N, W По окончании интервала времени С происходит считывание информации со счетчиков 5 и 6 следующим образом , С блока 2 управлени  поступает команда, по которой импульсы максимальной тактовой частоты fо поступают в общий счетчик 7 импульсов. Выходные уровни триггеров разр дов двоичных счетчиков 5 и 6 управл ют потенциальными входами блоков 8 и 9 элементов совпадений. Выход ныё сигналы триггеров разр дов общего счетчика 7 импульсов поступают на импульсные входы этих же блоков элементов совпадени . При совпадении обоих сигналов на входах этих блоков элементов совпадений по вл ютс  сигналы, которые проход т через элемент 10 ИЛИ на результирующий счетчик 13 импульсов и через элемент 11 ИЛИ на делитель 12 частоты. Состо ни  блоков 8 и 9 элементов совпадений и, следовательно, суммарную частоту на входе блоков 8 и 9 лементов совпадений задают состо ни  триггеров двоичных счетчиков 5,6 и 7. Например, трёггеры самых старших двоичных разр дов счетчиков 5 и 6 управл ют элементами совпадений , на которые подаютс  сигналы т триггера самого младшего разр а общего счетчика 7 импульсов. Суммарна  частота с выхода элеента 11 ИЛИ равна где NO - числова  емкость каждого из счетчиков и 7. Принима  во внимание выражение (1), получим Суммарна  частота с выхода элемента .10 ИЛИ - (S, Учитыва  выражение (2)получим При поступлении на делитель 12360 импульсов суммарной частоты{ выдаетс  импульс переполнени  на блок 2 управлени , который прекращает доступ тактовой частоты на общий счетчик 7. Импульсы тактовой

7 в

частоты поступают

счетчик в темение времени

360

И)

At

fr

Число

подсчитанных

импульсов 13 имп

зультирующем счетчике

за интервал flt равно

Т

Принима  во внимание выражени  {),16) и (7), получим

.Tx/Tx.Qx,

т.е. число будет равно непосредственно сдвигу фаз в градусах.

Таким образом, врем  преобразовани  данного устройства складываетс  из периода исследуемого сигнала TX I времени запаздывани  (опережени  ) одного входного сигнала относительно другого TXи времени автоматического преобразовани  результатов измерени  TX и TX в непосредственный отсчет сдвига фаз в градусах , которое зависит от требуемой погрешности преобразовани  и быстродействи  используемых элементов.

ОбщлТх--ьх

Дл  диапазона низких и инфранизких частот, дл  которых предназначен преобразователь, врем  At не превышает одного периода исследуемого сигнала. Следовательно, общее врем  преобразовани  в наихудшем случае составит не более трех периодов входного сигнала, в то врем , как в известном устройстве онр может составить до (vn+1) периодов исследуемого сигнала, где(т+1) - количество поддиапазонов частот исследуемых сигналов.

Таким образом, выигрыш в быстродействии получаетс  равным mfl -Tj(/3Tx Например, при он равен 5 и

увеличиваетс  с возрастанием значени  m .

8

Claims (2)

1. Формула изобретени  Преобразователь сдвига фаз в код, содержащий двоичный счетчик импульсов сдвига фаз, двоичный счетчик импульсов периода, соединенные через блоки элементов совпадени  с выходам общего счетчика, выходы обоих блоков элементов совпадени  соединены с входами элементов ИЛИ, результирующий счетчик, один вход которого соединен с выходом первого элемента ИЛИ, а другой - с блоком управлени , вход общего счетчика соединен через формирователь с выходом генератора тактовой частоты и блоком управлени  вход которого через первый делитель частоты соединен с выходом второго элемента ИЛИ, второй вход первого делител  частоты соединен с выходом блока управлени  и с входами двоичного счетчика импульсов сдвига фаз и двоичного счетчика импульсов периода , третий блок элементов совпадени , выходы которого через третий элемент ИЛИ подключены к формирователю , одни входы третьего блока элементов совпадени  через второй деЛитель частоты соединены с генератором тактовой частоты, а другиес выходами счетчика, один из входов которого соединен с выходом двоичного счетчика импульсов периода, отличающийс  тем, что, с целью повышени  быстродействи , в него введен второй формирователь импульсов, вход которого подключен к выходу двоичного счетчика импульсов периода, а выход - к установочному входу старшего разр да этого счетчика , а второй вход счетчика соединен с блоком управлени .

   Источники информации, прин тые во внимание при экспертизе

   КАвторское свидетельство СССР W 270065, кл. Ci-OlR 25/08, 11.02.69
2. 2. Авторское свидетельство СССР tf 310195, кл. Q 01 R 25/02, 03.11.69