SU546102A1 - Преобразователь период-частота - Google Patents
Преобразователь период-частотаInfo
- Publication number
- SU546102A1 SU546102A1 SU2165353A SU2165353A SU546102A1 SU 546102 A1 SU546102 A1 SU 546102A1 SU 2165353 A SU2165353 A SU 2165353A SU 2165353 A SU2165353 A SU 2165353A SU 546102 A1 SU546102 A1 SU 546102A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- counter
- block
- inputs
- Prior art date
Links
Landscapes
- Measuring Frequencies, Analyzing Spectra (AREA)
Description
1
Устройство относитс к вычиспитепьной и измерительной технике, может быть использовано в качестве блока управлени специализированных устройств, зан тых обработкой аналоговых сигналов, а также в качестве измерительного прибора, позвол ющего измер ть период входных сигналов и вырабатывать последовательность импульсов с частотой следовани , обратно пропорциональной периоду входного сигнала.
Известен преобразователь период-частота tl, содержащий генератор эталонной частоты, формирующее устройство, блок уп равлени ,, управл емые вентили, делители частоты, регистр и схему переноса.
Наиболее близок к предлагаемому преоб разователь период-частота 2j, содержащий последовательно включенные входной блок, первый элемент И , первый и второй счетчики , дещифратор, первый блок элементов
И , вторые входы которого подключены к выходам делител , а выходы - ко входам первого элемента ИЛИ, выход которого подключен ко второму входу первого элемента И.
Это устройство обладает ограниченными функциональными возможност ми.
Цель изобретени - расширение функциональных возможностей устройства: получение возможности формировать последовательности импульсов с частотой следовани , обратно пропорциональной периоду входного сигнала с посто нной относительной погрешностью .
Claims (2)
- Поставленна цель достигаетс тем, что в преобразователь содержащий последователно включенные входной блок, первый элемен И,первый и второй счетчики, дешифратор, первый блок элементов И, вторые входы которого подключены к выходам делител , а выходы - ко входам первого элемента ИЛИ, выход которого подключен ко второму входу первого элемента И, введены второй и третий элементы И, второй блок элементов И и второй элемент ИЛИ, причем второй выход второго блока подключен к первому входу второго элемента И, второй вход которого подключен к выходу первого элемента ИЛИ, а выход вл етс выходом устройства и подключен к нулевым входам старших триггеров делител , установочные вхо ды младших триггеров которого подкшочены к выходам второго блока элементов И, информационные входы которого подключены к выходам первого счетчика а управл ющий вход - к выходу второго элемента ИЛИ, пер вый вход которого подключен к третьему выходу входного блока, второй выход которого подключен к первому входу третьего элемента И, выход которого подключен ко второму входу второго элемента ИЛИ, а второй вход - к выходу триггера делител номер которого равен номеру старшего триггера в первом счетчике. На фиг, 1 предстврлена структурна cxjsма преобразовател период-частота; на фиг, 2 - временна диаграмма основных сигналов. Устройство содержит последовательно включенные входной блок 1, первый элемеЮТ И 2, первый счетчик 3, второй счетчик 4j дешифратор 5, первый блок элементов И 6, вторые входы которого подключены к выходам делител опорной частоты 7, а выходы - ко входам первого элемента ИЛИ 8, выход которого подключен ко второму входу первого элемента И 2, Второй выход входного блока 1 подключен к первому входу второго элемента И 9, второй вход кото рого подключен к выходу первого элемента ИЛИ 8, а выход, вл ющийс выходом устройства , подключен к нулевым входам старших триггеров делител 7, установочные входы младших триггеров которого подключены к выходам элемента И 1О, Информационные входы последнего подключены к выходам первого счетчика 3, а управл ющий вход - к выходу второго элемента ИЛИ 11, первый вход которого подключен к третьему выходу входного блока 1, Второй выход блока 1 подключен к первому входу третьэго элемента И 12, выход которого подклю чен ко второму входу второго элемента ИЛИ 11, а второй вход элемента И 12 к выходу триггера делител 7, номер которого равен номеру старшего триггера в первом счетчике. Устройство работает следующим образом В исходном состо нии счетчики 3, 4 наход тс в нулевом положении, а на выходах входного блока 1 - запрещающие потенциалы . По сигналу Пуск (св зи управлени не показаны) на вход делител 7 поступают импульсы опорной частоты f выходов триггерэв делител 7 на вторые входы первого блока элементов И 6 поступают импульсы частот ij2,ij4,j8... При первом после слгнала Пуск переходе значени входного сигнала через нуль из отрицательных значений в иопожитепьные на первом выходе входного блока 1 (точка „с) по вл етс разрешающий потенциал, открывающий первый элемент И 2 по первому входу, В первый момент времени пост е сигнала Пуск код во втором счетчике 4 нулевой. Дешифратор 5 подает разрешающий потенциал на первый вход первого (младшего) элемента И из блока б, а на остальные элементы И этого блока - запрещающие потенциалы. Поэтому на первые элементы ИЛИ 8 поступает сама высока частота fg/2 из набора выходных частот де лител 7 опорной частоты f , Импульсы с первого элемента ИЛИ 8 (точка е/ через открытый первый элемент И 2 поступают на первый счетчик 3, Когда на его вход поступает N импульсов с частотой f /2 ( N выбирают из услови достижени необходимой точности измерени периода в каждом поддиапазоне), он переполн етс . При переполнении счетчика 3 во второй счетчик 4 заноситс +1, а в счетчик 3 при этом заноситс код, равный половине его емкости . Последнее необходимо дл учета части измер емого периода, равной N 2 / f , При коде 00, , , О1 во втором счетчике 4 на первом входе первого (младшего) и во всех кроме второго элементах И из блока б по вл етс запрещающий потенциал, а на первом входе второго элемента И из блока б - разрешающий потенциал. Таким образом, на вход первого счетчика 3 теперь nocTynaiDr импульсы , частота следовани которых вдвое меньше предыдущей частоты, т.е, , При каждом очередном переполнении первого счетчика 3 код во втором счетчике 4 увеличиваетс на единицу, а в первый счетчик 3 заноситс код, равный половине его емкости N (при в старший разр д заноситс единица), и частота импульсов, идущих на вход первого счетчика 3, уменьшаетс в два раза. Так происходит до момента вторичного перехода входного сигнала через нуль из отрицательных значений в положительные, т,е, до окончани периода TX измер емого сигнала. При этом на первом выходе выходного блока по вл етс запрещающий потеетднап, закрывающий первый элемент И 2. На этом заканчиваетс цикл измерени , в резульгатэ которого в очетчиках 3 к 4 формируегс код, пропорциональный периоду Т зходко: о сигнала. Код во втором счетчике 4 пока:; гвает, в каком поддиапазоне лежит период ,. , а код в первом счетчике 3 oпpeдe :;: г т. внутри поддиапазона, В этот же : - «;т вре мени на третьем выходе блока 1 (точка Ъ формируетс управл ющий сигнал, который через второй элемент ИЛИ 11 поступает на управл ющий вход блока элемента И 1О Первые входы блока элемента И 10 подклк чены к соответствующим входам триггеров первого счетчика 3. Таким образом дополнительный код, который содержитс в счетчике 3, записываетс в Я младших разр дов делител 7. На втором выходе блока 1 (точка d ) в это же врем по вл етс разрешающий потенциал, открывающий второй элемент И 9 и третий элемент И 12 по первым входам, причем каждый им-пульс с выхода второго элемента И 9 ус-ч танавливает старщие разр ды делител 7 в нулевое состо ние, а каждый сигнал с выхода П -ного триггера делител 7 переписывает в п младщих разр дов делител 7 дополнительный код счетчика 3. Коэффициент пересчета п младщих триг геров делител 7 с учетом записанного в них дополнительного кода из счетчика 3 пропорционален содержимому счетчика 3, которое в свою очередь пропорционально величине периода Т входного сигнала. Возбужденный выход дещифратора 5 однозначно определ ет частный поддиапазон формируемой на выходе устройства импульсной последовательности (груба щкала). Коэффициент пересчета п младщих триггеров делител 7 определ ет требуемую частоту следовани импульсов внутри поддиапазона (точна щкала). Формула изобретени Преобразователь период-частота, содержащий последовательно включенные входной блок, первый элемент И, первый и вгорой счетчики, дешифратор, первый блок эпеменгов Hf вторые вхо.цы которого подключены к выхода - делител , а выходы - ко входам первого элемента ИЛИ, выход которого подключен ко второму входу первого элемента И, отличающийс тем„ что, с целью расширени функциональных возможностей ,в него дополнительно введены второй и третий элементы И,второй блок элементов И и второй элемент ИЛИ, причем второй выход входного блока подключен к первому входу второго элеме1-1та И, второй вход которого подключен к выходу первого элемента ИЛИ, а выход вл етс выходом устройства и подключен к нулевым входам старших триггеров делител , установочные входы младщих триггеров которого подключены к выходам второго блока элементов И, информационные входы которого подключены к выходам первого счетчика, а управл юш.ий вход к выходу второго элемента ИЛИ, первый вход которого подключен к третьему выходу входного блока, второй выход которого подключен к первому входу третьего элемента И, выход которого подключен ко второму входу второго элемента ИЛИ, а второй вход - к выходу триггера делител , номер которого равен номеру старшего триггера в первом счетчике. Источники информации, прин тые во внимание при экспертизе: 1. Смел ков В.В. Цифрова измерительна аппаратура инфранизких частот. Энерги , М., 1975, с. 37, рис. 2-1. .
- 2. Ермолов Р.С. Цифровые частотомеры, Энерги , Л., 1973, с. 46, рис. 2-9.sГгkXVy VXfiПшпТтмТГГл/ л/ л//N-емкость счетчика 3J/2 г.г/ -V/ Л/.2
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU2165353A SU546102A1 (ru) | 1975-08-14 | 1975-08-14 | Преобразователь период-частота |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU2165353A SU546102A1 (ru) | 1975-08-14 | 1975-08-14 | Преобразователь период-частота |
Publications (1)
Publication Number | Publication Date |
---|---|
SU546102A1 true SU546102A1 (ru) | 1977-02-05 |
Family
ID=48228131
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU2165353A SU546102A1 (ru) | 1975-08-14 | 1975-08-14 | Преобразователь период-частота |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU546102A1 (ru) |
-
1975
- 1975-08-14 SU SU2165353A patent/SU546102A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU546102A1 (ru) | Преобразователь период-частота | |
SU959104A1 (ru) | Устройство дл определени условного математического ожидани | |
SU966660A1 (ru) | Устройство дл измерени длительности коротких импульсов | |
SU647642A1 (ru) | Цифровой измеритель интервалов времени | |
SU1112374A1 (ru) | Устройство дл логарифмировани отношени сигналов | |
SU428548A1 (ru) | Преобразователь частота-код | |
SU546101A1 (ru) | Преобразователь "измен юща с частота-код | |
SU748269A1 (ru) | Формирователь измерительного интервала цифрового частотомерапериодомера | |
SU883859A1 (ru) | Многодиапазонный цифровой измеритель временных интервалов | |
SU377802A1 (ru) | §0§союэная | |
SU924667A2 (ru) | Цифрова динамическа след ща система | |
SU938196A1 (ru) | Фазосдвигающее устройство | |
SU607162A1 (ru) | Устройство дл измерени величины скорости изменени частоты | |
SU527673A1 (ru) | Устройство преобразовани частоты | |
SU1418753A1 (ru) | Устройство дл определени функции распределени случайных процессов | |
SU473121A1 (ru) | Цифровой фазометр спеднего значени | |
SU943599A1 (ru) | Преобразователь сдвига фаз в код | |
SU375566A1 (ru) | Цифровой вольтметр | |
SU600474A1 (ru) | Устройство дл измерени сдвига фаз инфранизкочастотных сигналов | |
SU464841A1 (ru) | Ваттметровый преобразователь счетчика электрической энергии | |
SU1420547A1 (ru) | Цифровой фазометр | |
SU928353A1 (ru) | Цифровой умножитель частоты | |
SU741178A1 (ru) | Цифровое устройство дл сличени частот | |
SU911525A1 (ru) | Частотное делительное устройство | |
SU427289A1 (ru) | Низкочастотный цифровой частотомер |