SU546101A1 - Преобразователь "измен юща с частота-код - Google Patents

Description

1

Изобретение относитс  к области вычислительной и измерительной техники и может быть использовано в автоматических системах контрол , анализаторах спектров и т.д.

Известный преобразователь измен юща с  частота-код содержит устройство управлени , устройство сравнени  кодов, схему ИЛИ, регистр-счетчик, генератор импульсов и два канала каждый из которых содержит ключ, цифровой частотомер, управл емый делитель с коммутируемы м выходом и двоичный счетчик 1 . Однако в преобразователе период первичного квантовани  по времени равен времени измерени . В св зи с этим в состав преобразовател  вход т два совершенно идентичных канала, включающие наиболее сложные устройства (двоичный счетчик, управл емый делитель, цифровой частотомер). Эта особенность  вл етс  недостатком данного преобразовател .

Цель изобретедак - повышение надежности .

Это достиг0етс т тем, что преобразовател измен юща с  частота-код, содержащий один канал, состо щий из ключа, частотоме-

ра, счетчика, управл емого делител  частоты , а также генератора опорной частоты, регистра счетчика, блока сравнени  и блока управлени , причем выход ключа соединен со счетчиком и частотомером, выход которого соединен с управл емым делителем частоты, ко второму входу последнего подключен генератор опорной частоты, а выход управл емого делител  частоты соединен с регистром-счетчиком, второй вход регистрасчетчика подключен к счетчику, второй выход которого соединен с блоком сравнени , выход последнего соединен со вторым входом частотомера, а первый выход блока управлени  подключен к входу ключа, второй его выход - к выходам счетчика, регистра счетчика, управл емому делителю частоты, а также частотомеру, снабжен регистром пам ти, входы которого соединены с выходами счетчика, а выходы - со входами блока сравнени , причем блок управлени  соединен с регистром пам ти.

На фиг. 1 изображена стр тстурна  схема преобразовател ; на фиг. 2 - временна  диаграмма работы предлагаемого преобразовател . Предлаг емый преобразователь состоит из ключа А, цифрового частотомера 2, двоичного счетчика 3, устройства сравнени  ко дов 4, устройства управлени  5, управл ем го делител  б с комг гутируемым выходом, регистра-счетчика 7, регистра {схемы пам ти ) 8, включенного гчодными шинами с двоичным счетчиком и устройством управле ни , а выходными - с устройством сравнени  кодов, генератора импульсов 9, На фиг. 2 прин ты следующие обозначени : шаг первичного квантовани  - Т ; врем  измерантта (по циклам 1,2, . , . i ...)Т„ , - Tt,- Tnj - . . . TU ; врем  подготовительное - Т/7 ; отсчеты среднего значени  частоты входного сигнала (по циклам 1.2, J ) - f, f;...; шаг первич ного квантовани  по частоте (разность отсчетов частоты смежных циклов измерений Af. f. f , Иде  решени  заключаетс  в том, что дл  квантовани  частоты входного сигнала с шагом ufi используетс  не весь период квантовани  по времени Т , г е. Тц . Т, а оставшеес  врем  Тп T-Tj предназначаетс  дл  выполнени  промежуточных операций: передачи информации от одного устройства к другому, установки устройств преобразовател  в исходное состо ние, и т.д. Дл  обеспечени  этого устройство управлени  формирует временные интервалы Tj и Т периодически следующие один за другим, Преобразователь работает следующим образом. В исходном состо нии ключ 1 закрыт , двоичный счетчик 3, цифровой частотомер 2, регистр 8, регистр-счетчик - 7 установлены в исходное состо ние. По сигналу начало преобразовани  устройство управлени  5 открыв§.ет ключ 1 на врем  из мерени  Т . За это врем  двоичный счетчик отсчитывает среднее значение частоты входного сигнала f , По истечении Т устройство управлений 5 за врем  подготовки Тп Ти переписывает содержимое в регист 8. На втором цикле измерени  содержимое двоичного счетчика 3 сравниваетс  устройством сравнени  кодов 4 с содержимым регистра 8, В момент совпадени  результатов двоичного счетчика 3 и регистра 8 уст ройством сравнени  кодов 4 формируетс  сигнал, открывающий цифровой частотомер 2, в который до конца текущего периода записьгааетс  число, пропорциональное разности 4 fg - f((на последующих циклах измерени  (ilfi - истечении времени измерени  содержимое двоичного счетчика 3, как и

Источники информации, принзиые во вни,мание при экспертизе:

Claims (1)

1. Авторское свидетельство СССР NO 425343 Н 03 к 13/20 от 16.05.72 (прототип). ранее, переписываетс  в регистр 8, а также в регистр-счетчик 7. Два первых описанных цикла  вл ютс  подготовительными. После получени  первой разности & f, в цифровом частотомере 2 устройство управлени  5 открывает выход управл емого делител , и импульсы от генэратора 9 через делитель импульсов 6 посгупают на счетный вход регистра-счетчика соответствии с информацией на выходных шинах цифрового частотомера 2 устанавливаетс  коэффициент делени  управл емого делител  6. Поскольку в цифровом частотомере 2 записано и посто нно обновл етс  число, равное разности средних значений частот смежных циклов измерений Afv , то число импульсов, поступающих в регистрсчетчик 7 через управл емый делитель 6, пропорционально этой разности. Таким образом , в регистр-счетчик 7 к значению частоты f (записанном на втором цикле измерени ) добавл ютс  импульсы, частота которых пропорциональна Af/T (производа  функции изменени  частоты входного сигнала 9 (t) ), Значение кода текущей частоты (код tpCt) входного сигнала снимаетс  в любой момент времени с выходом регистр-счетчика 7 по сигналу считывание. Формула изобретени  Пpeoбpaзoвateль измен юща с  частотакод , содержащий один канал, состо щий из ключа, частотомера, счетчика, управл емого делител  частоты, а также генератора опорной частоты, регистра счетчика, блока сравнени  и блока управлени , причем выход ключа соединен со счетчиком и частотомером , выход которого соединен с управл емым делителем частоты, ко второму входу последнего подключен генератор опорной частоты , а выход управл емого делител  частоты соединен с регистром-счетчиком, второй вход регистра-счетчика подкгаочен к счетчику , второй выход которого соединен с блоком сравнени , выход последнего соединен со вторым входом частотомера, а первый гкоц блока управлени  подключен к входу ключа, второй его выход - к выходам счет чика, регистра счетчика, управл емому делителю частоты, а также частотомеру, о т„ичающийс  тем, что, с целью повышени  надежности, он снабжен регистром пам ти, входы которого соединены с выходами счетчика, а выходы - со входами блока сравнени , причем блок управлени  соединен с регистром пам ти.

ггг

гп

ffavg/fo f7jpeofffffjo o/fug

/i

Vus.2