SU900214A1 - Двухканальный фазовый компаратор - Google Patents

Двухканальный фазовый компаратор Download PDF

Info

Publication number
SU900214A1
SU900214A1 SU802931209A SU2931209A SU900214A1 SU 900214 A1 SU900214 A1 SU 900214A1 SU 802931209 A SU802931209 A SU 802931209A SU 2931209 A SU2931209 A SU 2931209A SU 900214 A1 SU900214 A1 SU 900214A1
Authority
SU
USSR - Soviet Union
Prior art keywords
inputs
unit
channel
blocks
code
Prior art date
Application number
SU802931209A
Other languages
English (en)
Inventor
Александр Семенович Глинченко
Евгений Дмитриевич Колтик
Владимир Иванович Кокорин
Святослав Анатольевич Кравченко
Сергей Викторович Чепурных
Михаил Кириллович Чмых
Михаил Сергеевич Головин
Original Assignee
Красноярский Политехнический Институт
Предприятие П/Я А-1742
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Красноярский Политехнический Институт, Предприятие П/Я А-1742 filed Critical Красноярский Политехнический Институт
Priority to SU802931209A priority Critical patent/SU900214A1/ru
Application granted granted Critical
Publication of SU900214A1 publication Critical patent/SU900214A1/ru

Links

Landscapes

  • Analogue/Digital Conversion (AREA)

Description

(54) ДВУХКАНАЛЬНЫЙ ФАЗОВЫЙ КОМПАРАТОР
Изобрегение относитс  к радиоизмерительной технике и можег быть использовано дл  построени  широкодиапазонных двухканальных компараторов фазы. Известно устройство дл  компарирова ни  сдвига фаз, содержащее в каждом канале преобразователь фазового сдвига в посто нное напр жение, выходы которого подключены к резистивному блоку сравнени , св занному с высокочтествитель- ным стрелочньш индикатором L . Однако устройство имеет большую погрешность . Наиболее близким к предлагаемому по технической сущности и достигаемомурезультату  вл етс  устройство , содержащее в каждом канале преобразователь сдвига фаз в интервалы времени, включающий в себ  два формировател , усилител -ограничител , дифференцирующий эле мент и триггер, последовательно соединен вые логический элемент И с подключенным к нему генератором импульсов и фор мирователем кодов, блок сравнени  кддов о&ций дл  обоих каналов, св занный с формировател ми кодов и с вычислительным Jблoкoм Г В логическом элементе И данного компаратора осуществл етс  квантование временных (фазовых) интервалов, поэтому в дальнейшие этот узел целесообразно назьгоать блоком квантовани . Пачки импульсов с блоков квантхэвани  в формировател х кодов :преобразуют с  в цифровой код, пропорциональный измер емому сдвигу фаз. Непосредственное сравнение (вычитание) сформированных кодов в блоке сравнени  возможно только при одинаковом дл  обоих каналов значении fo-tf-i огТагде первого и второго генераторов импульсов, Tj-f f jT -l/ti периоды сигналов. Данное условие требует перестройки частот генераторов импульсов при изменении частоты сигнала, что представл ет определенные трудное- ти в широком диапазоне частот, а также приводит к дополнительной погрешности 360 за счет несгабильносги частот генераторов . Посто нное врем  измерени  устройства обуславливает погрешность, вызванную некратностью времени измерени  и периода сигнала, особенно значительную в области низких частот. Эта погрешность ограничивает частотный диапазон двухканального фазового компаратора. Цель изобретени  - повышение томвости измерени  и расширение частотного диапазона двухканального фазового компаратора. Поставленна  цель достигаетс  тем, что в двухканальный фазовый компаратор, содержащий в каждом канале последовательно соединенные преобразователь фазового сдвига в интервалы времени, входы которого  вл ютс  входами устройства , блок квантовани  и формирователь кодов и общий дл  обоих каналов блок сра внени  кодов, первый вход которого соединен с выходом вычислительного блока первого канала, генератор импульсов, вы ход которого соединен со вторыми входами первого и второго блоков квантовани , введены второй вычислительный блок блок управлени  и два врем задающих блока, соединенных первыми входами соответственно с выходами первого и второ го преобразователей -сдвига фаз в интервалы времени, а вторыми входами - с выходом генератора импульсов, причем первые входы врем задающих блоков соединены с третьими входами блоков кван- товани , а вторые - с первыми входами вычислительных блоков, вторые входы ко торых соединены с выходами соответствующих формирователей кодов, а выход вычислительного блока второго канала соединен со вторым входом блока сравнени  кодов, выход которого соединен со входом блока управлени , выходы которого соединены соответственно со вторыми входами формирователей кодов и третьими входами врем аадающих и вьгчисли тельньрс блоков. На фиг. I приведена структурна  схе: ма компаратора фазы; на фиг. 2 - струк турка  схема врем зацающего блока. Компаратор фазы (фиг. I) содержит два измерительных канала I и 2, содержащих последовательно .соединенные преобразователи 3 и 4 сдвига фаз в интервалы времени, блоки 5 и 6 квантовани  подключенным к ним генератором 7 импу льсов, врем задающие блоки 8 и 9, форм . рователи Ю и It кодов, вычислительные 44 блоки 12 и 13 и св занный с ними блок 14 сравнени  кодов, а также блок 15 управлени , св занный с блоками 8-14. Устройство работает следующим образом . На вход измерительного канала 1 поступают два сигнала с частотой F и заданным сдвигом фаз , на вход канала 2 поступают сигналы с частотой F и фазовым сдвигом Чс I который нужно сравнить с заданным, С помощью преобразователей 3 и 4 фазовых сдвигов в интервалы времени формируютс  эквивалентные временные интервалы, которые затем в блоках 5 и 6 квантовани  заполн ютс  счетными импульсами частот fg ге- нератора 7 импульсов и образующиес  пачки импульсов, регистрируютс  формировател ми 10 и 11 кодов. Врем задающие блоки 8 и 9 формируют дл  каждого канала врем  измерени , рав- ,ное целому числу периодов сигнала и определ емое из услови : -fc ит,м-СЬизМотЗ )T+лT::ИT, где т - период сигнала ( T, -f |Р -или Tu f/F-2. ), -tигмо - некоторое базовое врем  измерени , одинаковое дл  обоих каналов , /Т цела  часть отношений -Ь /т .На частотах свыще (/Ь|  ц врем  измерени  в диапазоне частот измен етс  в пределах лТ , а в области частот Р 1/-Ьие Мооно определ етс  периодом сигнала. Из-за этого исключаетс  погрешность за счет некратности времени измерени  и периода сигнала, свойственна  измерител м с посто нным: временем измерени  и расшир етс  диапазон рабочих частот компараторов фазы. За врем  измерени - в формировател х 10 и II кодов -ф умируютс  коды 4 Xil-i4 ii)/to vX -t4 iiO/to,a во врем задакнцих блоках 8 и 9 формируютс  коды V-(.|;T,J/t,(.|:T2 ) /ioЭти коды ввод тс  в вычислительные блоки 12 и 13, выполн ющие деление кодов Мц) I N т и . умножение на масштабный множитель 36О. Результаты вычислени  соответсгауют заданному и сравниваемому сдвигам фаз в градусах 360 К1ц) IN i 360 f2. Блок сравнени  кодов осуществл ет вычитание полученных кодов и Чг , т.е. формирует код Д.Ц 4 - соответствующий отклонению сравниваемого сдвига фаз от заданного. Этот блок может быть реализован как аппаратными, так и программными средствами. В последнем случае дл  этой цели можно ис- 590 пользовать один из имеющихс  вьпшслительных блоков. Схема врем задающего блока, реализуюшего описанные функции (фиг. 2) соде{ жит триггер 16, D-триггер 17, элемент И 18 и врем задающий счетчик 19, Устройство работает следующим образом . По команде с блока управлени  15 . -триггер 16 по входу 9 (а) устававливаетс  в единичное состо ние, Ближайщим по времени импульсом прив зки к одному из нуль-переходов входного сигнала с преобразовател  фазовых интервалов в код 3(4), (б) -триггер также устанавливаетс  в единичное состо ние и открывает элемент И 18, через который от генератора 7 импульсов (в) на врем задающий счетчик 19 начинают поступать счетные импульсы частоты fg, К выходу N разр да врем задающего счетчика подключен второй вход RS-триггера 16 и в момент заполнени  этого разр да , соответствующий времени Re -триггер 16 переключаетс  в нулевое состо ние. Ближайщим импульсом прив зки с преобразовател  фазового сдвига в интервал врилени 3(4) D-триггер 17 также установитс  в нуль и закроет элемент°И 18, что соответствует окончанию времени измерени . Код врем задающего счетчика 19, равный вводитс  в вычислительный блок 12 или 13 (д), а импульс с выхода элемента И 18 (г) длительностью-fc И,(Т или ЬмгМ2. i(2. управл ет блоком квантовани  51 6),

Claims (1)

  1. Формула изобретени 
    Двухканальный фазовый компаратор, содержащий в каждом канале последова-
    Источники информации, прин тые во внимание при экспертизе I, Двторское свидетельство СССР
    № 256863, кл. G 01 R 25/ОО, 1969,
    2, Авторское свидетельство СССР № 675372, кл. Q 01 R 25/ОО, 1979. 46 гепьно соединенные преобразователь фазового сдвига в интервалы времени, входы которого  вл ютс  входами устройства, блок квантовани  и формирователь кодов и общий дл  обоих каналов блок сравнени  кодов, первый вход которого соединен с выходом вычислительного блока первого канала, генератор импульсов, выход которого соединен со вторыми входами первого и второго блоков квантовани , отличающийс  тем, что, с целью повышени  точности измерени  за счет измерени  фазового сдвига в каждом канале за целое число периодов, опреде- л емое стандартным временным интервалом , в него введены второй вычислительный блок, блок управлени  и два врем - задающих блока, соединенных первыми входами соответственно с выходами первого и второго преобразователей сдвига фаз в интервалы времени, а вторыми входами - с выходом генератора импульсов, причем первые выходы врем задающих блоков соединены с третьими входами блоков квантовани , а вторые - с первыми входами вычислительных блоков, вторые входы которых соединены с выходами соответствующих формирователей кодов.а выход вычислительного блока второго ка дала соединен со вторым входом блока сравнени  кодов, выход которого соединен со входом блока управлени , выходы которого соединены соответственно со вторыми входами формирователей кодов и третьими входами врем задающих и вычислительных блоков.
    V
    Фиг.1
    v
    Фиг.2
SU802931209A 1980-05-29 1980-05-29 Двухканальный фазовый компаратор SU900214A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU802931209A SU900214A1 (ru) 1980-05-29 1980-05-29 Двухканальный фазовый компаратор

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU802931209A SU900214A1 (ru) 1980-05-29 1980-05-29 Двухканальный фазовый компаратор

Publications (1)

Publication Number Publication Date
SU900214A1 true SU900214A1 (ru) 1982-01-23

Family

ID=20898328

Family Applications (1)

Application Number Title Priority Date Filing Date
SU802931209A SU900214A1 (ru) 1980-05-29 1980-05-29 Двухканальный фазовый компаратор

Country Status (1)

Country Link
SU (1) SU900214A1 (ru)

Similar Documents

Publication Publication Date Title
SU900214A1 (ru) Двухканальный фазовый компаратор
SU892345A1 (ru) Двухканальный фазовый компаратор
SU883784A1 (ru) Преобразователь фаза-код с автоматической коррекцией погрешности преобразовани
SU1396083A1 (ru) Цифровой след щий фазометр
SU868612A1 (ru) Цифровой частотомер с нониусной интерпол цией
SU1298643A1 (ru) Измеритель скорости распространени ультразвуковых колебаний в материалах
SU947781A1 (ru) Фазометр
SU935821A1 (ru) Цифровой фазометр
SU756305A1 (ru) Низкочастотный частотомер 1
SU661249A1 (ru) Цифровой уровнемер
SU976396A1 (ru) Цифровой частотомер
SU924667A2 (ru) Цифрова динамическа след ща система
RU1783451C (ru) Цифровой частотомер мгновенных значений
SU873150A1 (ru) Фазочастотный преобразователь
SU892334A1 (ru) Цифровой измеритель низких частот
SU440609A1 (ru) Электронносчетный частотомер
SU813365A1 (ru) Интерпол тор
SU901905A1 (ru) Измеритель соотношени скоростей
SU546101A1 (ru) Преобразователь "измен юща с частота-код
SU907457A1 (ru) Устройство дл сличени частот
SU1213436A1 (ru) Цифровой фазометр
SU1093988A1 (ru) Низкочастотный частотомер
SU1487860A1 (ru) Устройство. для измерения параметров пульсовой волны кровотока
SU744997A2 (ru) Счетчик частоты
SU448578A1 (ru) Генератор импульсов с линейно измен ющейс частотой