SU959289A1

SU959289A1 - Устройство дл обнаружени ошибок цифрового сигнала в контролируемых кодах

Info

Publication number: SU959289A1
Application number: SU813254605A
Authority: SU
Inventors: Михаил Иванович Беляков; Виктор Данилович Лиференко; Игорь Александрович Лукин; Юрий Викторович Марков; Валентин Тихонович Хрыкин
Original assignee: Предприятие П/Я М-5619
Priority date: 1981-02-25
Filing date: 1981-02-25
Publication date: 1982-09-15

Description

( УСТРОЙСТВО ДЛЯ ОБНАРУЖЕНИЯ ОШИБОК ЦИФРОВОГО

: .. .

f , Изобретение относитс к технике св зи и может быть использовано в цифровых лини х св зи дл контрол линейного сигнала в кодах.

Известно устройство дл обнаружени ошибок цифрового сигнала в Контролируемых кодах, содержаи(ее пбследоват(ельно соединенные блок па м ти и накопитель, а также два блока совпадени Пт.

Однако известное устройство обладает низкой достоверностью обнар о|(ени ошибок.

Цель изобретени - повышение досп товерности обнаружени ошибок при увеличении числа контролируемых ко: дов.:; . . ... .;. ;, :;/: :

Дл этого в устройство дл обнару. жени ошибок цифрового сигнала в контролируемых кодах, содержащее последовательно соединенные блЬк па Мити и накопитель, а также два блока совпадени , введены регистр сдвиСИГНАЛА В КОНТРОЛИРУЕМЫХ КОДАХ

га, объединенные по первому входу два блока управлени , два дешифратора и формирователь сигнала ошибок, к входам которого подключены выходы двух блоков совпадени , к первым : входам которых, а также к входам блока пам ти подключены выходы первого и второго дешифраторов, а к вторым входам блоков совпадени подключены выходы накопител , при

10 этом первый вход регистра сдвига вл етс первым входом устройства, второй вход регистра сдвига объединен с первыми входами пешифраторов и третьим входом накопител , а выхо

Claims

15 ды регистра сдвига подключены к вторым и третбим входам дешифраторов . и вторым входам блоков управлени , выходы которых подключены к четвер20 тым входам соответствующих дешифра-, торов, а объединенные первые входы, .блоков управлени вл ютс третьим входом устройства. 39 На фиг. 1 представлена структурнал электрическа схема устройства; на фиг. 2 временные диаграммы рабо ты устройства. Устройство содержит регистр t сдвига, блоки управлени 2 и 3 дешифраторы и 5, блок 6 пам ти, накопитель 7, блоки совпадени 8 и 9, формирователь 10 сигнала ршибок, I, II, Ш - входы устройства. Устройство работает следующим образом . На вход подаетс информационна последовательность цифровых сиг-; налов (Ь), поступающа на вход регистра 1 сдвига. На вход И подаетс последовательность импульсов с частотой следовани ., равной двойной тактовой частоте (а). На вход HI подаетс потенциал логического О при наличии на входе I информационного сигнала в кодах B1F и DM 1, если же на входе I сигнал в коде СМ 1, то на вход 111 необходимо подать потенциал логической t. Информаци , поступающа на вход I записываетс в трехразр дный регистр 1 сдвига (с, d). Первый дешифратор (единим) и второй дешифратор5 (нулей ) выдел ют из сигнала, записанного в регистр 1 сдвига, информ ию о наличии единичной или нулевой последовательности максимальной длитель ности (1,f). Блок 6 пам ти хранит информацию, поступившую с первого и второго дешифраторов Ц и 5, о наличии в регистре 1 сдвига единичной или нулевой последовательности максимальной длительности. В накопителе 7 происходит ycTpiaнение влени размножени ошибок, которое может возникнуть при определенных комбинаци х входного сигнала в регистре. 1 сдвига. Явление размножени ошибок приводит к по влению ложных сигналов о наличии несуществу ющей ошибки в контролируемом сигнале (g,hK Блоки совпадени 8,9 соответствен но единиц .и нулей относ тс к нарушению чередовани соответственно единичных и нулевых последовательностей макоимальной длительности. Формирователь 10 сигналов ошибок производит окончательное выделение общей ошибки в контролируемом коде (k,l,m). Таким образом, достоверность обнаружени ошибок в устройстве повышаетс за счет стабильности работы детектора ошибок в переходные периоды , вызванные прерыванием св зи и дрейфом питани . Формула изобретени Устройство дл обнаружени ошибок цифрового сигнала в контролируемык кодах, содержащее последовательно соединенные блок пам ти и накопитель , а также два блока совпадени , отличающеес тем, что, с целью повышени достоверности обнаружени ошибок при увеличении числа контролируемых кодов, введены регистр сдвига, объединенные по первому входу два блока управлени , два дешифратора и формирователь сигнала ошибок, к входам которого подключены выходы двух блоков совпадени , к первым входам которых, а также к входам блока пам ти подключены выходы первого и второго дешифраторов, а к вторым входам блоков совпадени подключены выходы Накопител , при этом первый вход регистра сдвига вл етс первым входом устройства, второй вход регистра сдвига объединен с первыми входами дешифраторов и третьим входом накопител , а выходы регистра сдвига подключены к вторым и третьим входам дешифраторов и вторым входам блоков управлени , выходы которых подключены к четвертым входам соответствующих дешифраторов,а объеди-ч... ненные первые входы блоков управлени вл ютс третьим входом устрЬйства . Источники информации, прин тые во внимание при экспертизе 1. За вка ФРГ № 2522905, кл. Н О L 1/10, 1977 (прототип).