SU758510A1 - Аналого-цифровой преобразователь - Google Patents

Description

1

Изобретение относитс  к вычислительной технике и может быть использовано дл  преобразовани  аналоговых величин в цифровые.5

Известен аналого-цифровой преобразователь , содержащий блок сравнени , преобразователь код-напр жение , регистр, распределитель импульсов , генератор импульсов, .эле- tO менты И, предназначенный дл /поразр дного кодировани  входного напр жени  fl .

Однако такой преобразователь имеет сложный метрологический контроль j и низкую надежность.

Известен аналого-цифровой преобразователь , содержащий блок управлени , регистр., цифро-аналоговый пре-. образователь, блок сравнени , причем 20 выход блока управлени  соединен со входом регистра, выход которого соединен со входом,цифроаналогового преобразовател , выход цифро-аналоroBOto преобразовател  соединен со 25 зторым входом блока сравнени , первый вход которого  вл етс  входом аналого-цифрового преобразовател , выход блока сравнени  соединен со входом блока управлени  2.30

Однако аналого-цифровой преобразователь имеет сложный метрологический контроль и не позвол ет правильно кодировать преобразуемую аналоговую величину при расстройке или неисправности хот  бы одного из разр дов цифроаналогового преобразовател .

Целью изобретени   вл етс  упрощение метрологического контрол  и повышение надежности, заключающеес  в возможности правильного кодировани  входной аналоговой величины при расстройке или неисправности одного и более разр дов цифроаналогового преобразовател .

Указанна  цель достигаетс  тем, что в ансшого-цифровой преобразователь , содержащий блок управлени , первый регистр, цифроаналоговый Преобразователь, блок сравнени  введены блок выделени  разности, пороговый элемент, второй регистр, блок развертки кода, блок приведени  кода к ;«1инимальной форме и цифровой коммутатор, причем выход цифроаналогового преобразовател  соединен со входом блока выделени  разности, выход которого соединен с информацион

ным входои порогового элементав йыход порогового элемента соединен со вторым входом блока управлени , управл ющие входы цифрового коммутатора , порогового элемента блока развертки кода, блока приведени  кода к минимальной форме и вход второго регистра соединены с соответствующими выходами блока управлени , выход блока развертки кода соединен с первым информационным входом цифрового коммутатора/ выход которого соединен со ВХОДОМ; цифроаналогового преобразовател , выход второго регистра, соединен со вторым входом первого регистра , выход которого соединен с информационным входом блока развертки кода, вторым информационным входом цифрового коммутатора и информационным входом блока приведени  к минимальной форме.

Структурна  электрическа  схема уст-ройства приведена на чертеже.

Устройство содержит входную шину 1, блок 2 сравнени , цифроаналого- вый преобразователь 3, блок 4 управлени , регистр 5, блок 6 выделени  разности, осуществл ющий выделение и линейное преобразование величины расстройки разр дов цифроаналогового преобразовател  3, пороговый элемент 7, цифровой коммутатор 8, блок У развертки кода, регистр 10, блок И приведени  кода к минимальной форме.

В первом такте блок 4 вырабатывает первую серию команд, записыва  единицу в первый (стариий) разр д регистра 5, и включает первый канал цифрового коммутатора 8,обеспечива  тем самым включение первого (старшего ) разр да цифроаналогового преобразовател  3, Втора  .сери  команд включает блок 9, второй канал цифрового коммутатора 8 и пороговый элемент 7, производ  при этом развертку первого разр да цифроаналогового пробразовател  3. Блок 6 осуществл ет линейное преобразование разности первого и суммы второго и (р+1)-го разр дов цифроаналогового преобразовател  3. В случае превышени  этой разностью допустимого предела, происходит срабатывание порогового элемента 7 и запись единицы в первый разр д регистра 10. В конце первого такта происходит сброс в нулевое состо ние регистра 5, порогового элемента 7 и выключение блока 9. На. втором такте блок 4 второй серией команд записывает единицу во второй разр д регистра 5 и включает лервЬйканал цифрового коммутатора Ь, обеспечива  тем caMbSKi: включение второго разр ди цифроаналогового преобразовател  3, Втора  сери  команд включает блок 9, второй канал цифрового коммутатора Ъ и пороговый элемент 7, производ  при этом развертку второго разр да цифроаналогового преобразовател  3. так же как и в первом такте блок 6 и пороговый элемент 7 вырабатывает соответствующий сигнал, подаваемый в блок 4. В оставшихс  (п-2}-тактах схема работает аналогичным образом, обеспечива  последовательное включение и развертку оставшихс  (п-2)-разр дов дифроаналогового преобразовател  3.

Запись номера позиции расстроенного или неисправного разр да регистр 10 происходит следующим образом. Если на 1-м такте пороговый элемент 7 сработал первый раз, то в i-й разр д регистра записываетс  единица, а в остальных разр дах остаютс  нули.

Если пороговый элемент 7 срабатывает и на (1+1)-м такте, то в (1+1)-й разр д регистра 10 записываетс  единица , а в i-й разр д записываетс  ноль.Запись единиц в последующие разр ды и нулей в предыдущие разр ды происходит до тех пор, пока не перестанет срабатывать пороговый элемент 7

В режиме аналого-цифрового преобразовани  устройство осуществл ет поразр дное преобразование входной аналоговой величины и работает известны образом. Отличие состоит в том, что расстроенные или неисправные разр ды номера которых записаны в регистре 10, на соответствующем такте не включаютс . Блок У, блок 6, пороговый элемент 7 при работе преобразовател  в этом режиме не участвуют.Поскольк золотой р-код при р 1  вл етс  избыточным, то несмотр  на наличие не более р расстроенных или неисправных разр дов, код входной аналоговой величины получитс  правильным, только форма его записи будет неминимальной , поэтому на последнем такте преобразовани  блок 4 включает блок 11, в результате чего на выходе блока 11 полученный код будет в минимальной форме. Приведение к минимальной форме представлени  золотого р-кода осуществл етс  путем последовательного проведени  операций свертки и развертки.

Claims (1)

1. Введение новых блоков и св зей обеспечивает упрощение метрологического контрол  и выполнение его автоматически , а также повышение надежности , заключающеес  в правильном кодировании входной аналоговой величины при расстройке или неисправности не более р-разр дов цифро-аналогового преобразовател  (где р- ц раметр используемого кода). Это позвол ет также увеличить процент выпуска годной продукции при серийном изготовлении налого-цифровых преобразователей Ъ в де больших интегральных схем за счет включени  в объем готовлй продукции преобразователей, имеющих не более р-расстроенных или неисправных разр дов. Формула изобретени  Аналого-цифровой преобразователь содержащий блок сравнени , выход которого соединен с первым входом блока управлени , первый выход которого соединен с первым входом первого регистра, выход цифро-аналогового преобразовател  соединен с входом блока сравнени , отличающий с   тем, что, с целью упрощени  метр логического контрол  и повьпиени  надежности введены блок выделени  разности , пороговый элемент, второй рэгистр , блок развертки кода, блок приведени  кода к минимальнойформе цифровой.коммутатор, причем выход цифро-аналогового преобразовател  соединен со входом блока выделени  разности, выход которого соединен с информационным входом порогового эл мента, выход-порогового элемента со единен со вторым входом блока управ лени , управл ющие вхо.цы цифрового Коммутатора, порюгового злемента, блока развертки кода, блока приведени  кода к минимальной форме и вход второго регистра соединены ссоответствующими выходами блока управлени , выход блока развертки кода соединен с первым информационным входом цифрового коммутатора, выход которого соединен со входом цифроаналого- вого преобразовател , выход второго регистра соединен со вторым входом первого регистра, выход которого соединен с информационным входом блока развертки кода, вторым информационным входом цифрового коммутатора; и информационным входом блока приведени  кода к минимальной форме. Источники информации, прин тые во внимание при экспертизе 1.Гитис Э.И. Преобразователи информации дл  электронных цифровых вычислительных устройств. М., Энерги , 1975, стр. 298, рис. 7-7а. 2,Темников Ф.Е. Теоретические основы информационной техники. MJ, Энерги , 1971, стр. 116 (прототип ) .