SU945977A1 - Аналого-цифровой преобразователь - Google Patents
Аналого-цифровой преобразователь Download PDFInfo
- Publication number
- SU945977A1 SU945977A1 SU813234087A SU3234087A SU945977A1 SU 945977 A1 SU945977 A1 SU 945977A1 SU 813234087 A SU813234087 A SU 813234087A SU 3234087 A SU3234087 A SU 3234087A SU 945977 A1 SU945977 A1 SU 945977A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- shift register
- counter
- trigger
- Prior art date
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Description
(54) АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ
Изобретение относитс к измерительной технике при преобразовании аналоговых величин в цифровые.
Известен аналого-цифровой преобразователь последовательного приближени , содержащий цифроаналоговый преобразователь , компаратор, входной усилитель и блок управлени til
Недостатком этого устройства вл етс сложность блокоуправлени и ограниченные функциональные возможности, так как оно не позвол ет получать значени преобразовани в последовательном коде.
Наиболее близким по технической суш- ности к изобретению вл етс аналогоцифровой преобразователь последовательного приближени , содержащий цифроана логовый преобразователь, триггерный регистр результата преобразовани , компаратор , сдвиговый регистр, триггер и генератор тактовых сигналов. В сдвиговом регистре последовательно, начина с первого такта, передвигаетс сигнал
1, устанавливающий триггеры регистра в состо ние . С выходов тригт рного регистра код поступает на ивфроаналоговый преобразователь, триггеры остаютс в состо нии 1, или переключаютс в состо ние .О, в зависимости от результата сравнени компаратором входного сигнала и сигнала с выхода цн чхюва- логового преобразовател в соответствующем такте. Таким образом, в триггерном регистре устанавливаетс код результата преобразовани , который в параллельном виде поступает на выходы устройства Г2 .
Claims (2)
- Недостатком этого устройства вл етс сложность блока управлени , требу к це и триггерного регистра и сдвигового регистра, а также невозможность получени значени преобразовани в последовательном коде, начина с младшего разр да, что усложн ет обработку результатов прео азовани , напри}иер определение среднего значени , путем последовательного поразр дного сложени текущ отсчетов. Цель изобретени - расширение функц ональных возможностей. Поставленна цель достигаетс тем, что в аналого-цифровой преобразователь, содержащий компаратор, первый,вход которого подключен к выходу цифроана- логового преобразовател , входами соеди ненного с выходами сдвигового регистра а выход подключен к первому входу триг гера, второй вход компаратора соединен с шиной входного сигнала, а первый выход генератора подключен к тактовому входу сдвигового регистра, управл ющий вход которого подключен к второму вход триггера и к шине начальной установки, введены первый и второй, элементы ИЛИ, одновибратор, первый и второй элементы И, дешифратор, счетчик и делитель, причем выход первого элемента ИЛИ подклю чен к входу сдвигового регистра, выход второго элемента ИЛИ подключен к третьему входу триггера, выход которого соединен с первым входом элемента И, выход которого подключен к первому входу первого элемента ИЛИ, второй вход которого соединен с выходом второго элемента И, а третий вход соединен с первым выходом дешифратора, второй выход которого подключен к инверсному входу второго элемента И и к второму входу элемента И, а выходы дешифратора подключены к выходам счетчика, управл ющий вход которого подключен к управл ющим входам сдвигового регистра , делител и одновибратора, а тактовы вход счетчика подключен к первому выходу генератора, второй выход которого соединен с тактовым входом делител , выход которого подключен к входу счетчика и к первому входу второго элемент ИЛИ, второй вход которого соединен с выходом одновибратора, причем выход сдвигового регистра соединен с вторым входом второго элемента И. На чертеже представлена структурна схема аналого-цифрового преобразовател Предлагаемый преобразователь содержит цифроаналоговый преофазователь 1 компаратоп 2, триггер 3, генератор 4 с выходами 5 и 6, сдвиговый регистр 7 дешифратор 8 с выходами 9 и 1О, счетчик 11, делитель 12, элементы И 13 и 14, элементы ИЛИ 15 и 16, одновибратор 17, шину 18 начальной установки, шину 19 входного сигнала и шину 2 О выходных сигналов. Рассмотрим, работу устройства на конкретном примере дес тиразр дного аналого-цифрового преобразовател . Импульс начальной установки (НУ), поступающий на шину 18 начальной установки , устанавливает триггер 3, счетчик 11 и делитель 12 в нулевое состо ние . Сдвиговый регистр 7 также устанавливаетс этим и myльcoм в начал1 ное положение - в старшем разр де 1, а в остальных разр дах О..Этот код поступает на входы цифроаналогового преобразовател 1 и превращаетс в аналоговый эквивалент, который сравниваетс с входным I сигналом. Результат сравнени (I, если входной сигнал больше, либо О, если входной сигнал меньше сигнала с выхода цифроаналогового преобразовател 1) импульсом с одновибратора 17, запускаемого зад- ним фронтом импульса начальной установки , через элемент ИЛИ 16 записываетс в триггер 3. Тактовые импульсы с выхода 5 генератора 4, образу юцие последовательность тактовых импульсов, поступают на тактовый вход сдвигового регистра 7. С каждым таким импульсом 1 , записанна в начальный момент в старший разр д, сдвигаетс на одну позицию в сторону младших разр дов. До тех пор, пока на выходах 9 и 10 дешифратора 8 присутствуют , информаци с выхода сдвигового регистра (младший разр д) переписываетс на его же вход (старший разр д ) через открытый элемент И 14 и элемент ИЛИ 1 5. Счетчик 11 считает по модулю Р, где Р - число разр дов преобразовани , а значит и разр дность сдвигового регистра 7, и дл данного случа равно 10. В момент , когда счетчик 11 находитс в состо нии 8 (Р-2), на выходе .9 дешифратора 8 по вл етс 1 , котора поступает на вход сдвигового регистра 7 через элемент ИЛИ 15. Эта единица заноситс в старший разр д сдвигового регистра 7 следующим дев тым тактовым импульсом , привод щим счетчик 11 в состо ние 9 (Р-1). Это состо ние также фиксируетс дешифратором 8 и на его выходе 10 по вл етс 1, котопа запирает элемент И 14 и подключеет к входу сдвигового регистра 7 через открытый элемент И 13 и элемент ИЛИ 15 выход триггера 3. Следующим дес тым тактовым импульсом результат сравнени , хран щийс в триггере 3, записываетс в старший разр д сдвигового регистра 7. Таким образом, в сдвиговом регистре 7 к этому моменту времени в старшем 10-ом разр де находитс результат сравнени входного сигнала с аналоговым 9талоно 1 двоичного кода с 1 в старшем разр де, а в 9-ом разр де записана . На выходе пифроаналогового преоб разовател присутствует аналоговый эквивалент этого состо ни сдвигового регистра 7. Одновременно с тактовыми импульсами ТИ 1генератор 4 генерирует последовательность ТИ 2, поступающую на вход делител 12 по модуЛю Р(1О). На его выходе по вл етс и шyльc с запаздыванием на поппериода после дес того импульса ТИ 1. Этот импульс поступает на тактовый вход триггера 3 и заносит результат сравнени присутствующего на выходе цифроаналогового преобразова тел 1 с входным напр жением. Кроме того, этот икоту лье поступает на вход счетчика 11 и измен ет его состо ние на единицу. Таким образом, следукнцее состо ние 8(Р-2) счетчика 11 позволит занести 1 в восьмой разр д сдвигового регистра 7, а состо ние 9(P-i счетчика 11 - в результат сравнени , хран щийс в триггере 3. Дальнейша работа устройства происходит аналогичным образом до тех пор, пока все разр ды сдвигового регистра 7 не будут заполнены соответствующими результатами сравнени , т.е. пока не будет получен дес тиразр дный результат преобразовани . После этого следующие дес ть тактовых и тульсов ТИ 1 выдают на выход 2О устройства последовательны код результата. В предлагаемом устройстве сдвиговый регистр объедин ет функции многоразр дного триггерного регистра результата и многоразр дного сдвигового регистра известного устройства, что эдачительно упрощает аналого-цифровой преобразователь и снижает аппаратурные затраты на его изготовление. Кроме того, изобретение позвол ет получить результат в последовательном двоичном коде, начина с млад щего разр да без применени дополнитель ного оборудовани . Така функциональна возможность позвол ет легко производить операции усреднени измер емых величин Использование предлагаемого устройства в цифровом зонде Океан и в автономном цифровом измерителе температуры и течени ЦИТТ 4 позвол ет сократить аппаратурные затраты и снизить энергопотребление приборов и их стоимость. Формула изобретени Аналого-цифровой преобразователь, содержащий компаратор, первый вход которого подключен к выходу цифроаналогового преобразовател , входами соединенного с выходами сдвигового регистра , а выход подключен к первому входу триггера, второй вход компаратора соединен с щиной входного сигнала, а первый выход генератора подключен к тактовому входу сдвигового регистра, управл ющий вход которого подключен к второму входу триггера и к шине начальной .установки , отличающийс тем, что, с целью расширени 4ункциональных возможностей , введены первый и второй элементы ИЛИ, одновибратор, первый н второй элементы И, дещифратор, счетчик и делитель, причем выход первого элемента ИЛИ подключен к входу сдвигового регистра, выход второго элемента ИЛИ подключен к третьему входу триггера , выход которого соединен с первым входом элемента И, выход которого подключен к первому входу первого элемента ИЛИ, второй вход которого соединен с выходом второго элемента И, а третий вход соединен с первым выходом дешифратора , второй выход которого подключен к инверсному входу второго элемента И и к второму входу первого элемента И, а выходы дещифратора подключены к выходам счетчика, управл ющий вход которого подключен к управл ющим входам сдвигового регистра, делител и одновибратора , а тактовый вход счетчика подключен к первому выходу генератора, второй выход которого соединен с тактовым входом делител , выход которого подклю чен к входу счетчика и к первому входу BTOpojTO элемента ИЛИ, второй вход которого соединен с выходом одновибратора, причем выход сдвигового регистра сое динен с вторым входом второго элемента И. Источники информации, прин тые во внимание при экспертизе 1.Шило В. Л. Линейные интегральвые схилы.М., Советское радио , 1979, с. 339-340.
- 2.Балакай В. Г. и др. Интегральные схемы АЦП и ЦАП. М., Энерги , 1978 с. 45-47 (прототип).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU813234087A SU945977A1 (ru) | 1981-01-09 | 1981-01-09 | Аналого-цифровой преобразователь |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU813234087A SU945977A1 (ru) | 1981-01-09 | 1981-01-09 | Аналого-цифровой преобразователь |
Publications (1)
Publication Number | Publication Date |
---|---|
SU945977A1 true SU945977A1 (ru) | 1982-07-23 |
Family
ID=20937987
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU813234087A SU945977A1 (ru) | 1981-01-09 | 1981-01-09 | Аналого-цифровой преобразователь |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU945977A1 (ru) |
-
1981
- 1981-01-09 SU SU813234087A patent/SU945977A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Lee et al. | Self-calibration technique for A/D converters | |
SU945977A1 (ru) | Аналого-цифровой преобразователь | |
RU176659U1 (ru) | Аналого-цифровой преобразователь | |
SU758510A1 (ru) | Аналого-цифровой преобразователь | |
RU2205500C1 (ru) | Аналого-цифровой преобразователь | |
SU879758A1 (ru) | Дискретно-аналоговое устройство задержки | |
SU754668A1 (ru) | Преобразователь 1 | |
SU834892A1 (ru) | Аналого-цифровой преобразователь | |
SU788374A1 (ru) | Аналого-цифровой преобразователь с цифровой коррекцией погрешностей | |
SU907794A1 (ru) | След щий аналого-цифровой преобразователь | |
SU738145A1 (ru) | Аналого-цифровой преобразователь | |
SU984033A1 (ru) | След щий аналого-цифровой преобразователь | |
SU809555A1 (ru) | Аналого-цифровой преобразователь | |
SU1188751A1 (ru) | Устройство дл дискретного преобразовани Фурье | |
RU1829117C (ru) | Аналого-цифровой преобразователь | |
SU1451862A1 (ru) | Аналого-цифровой преобразователь двухтактного интегрировани | |
RU1781625C (ru) | Устройство дл измерени среднеквадратического значени сигнала | |
SU681441A1 (ru) | Устройство дл формировани напр жени развертки | |
SU869025A1 (ru) | Аналого-цифровой преобразователь | |
SU621087A1 (ru) | Аналого-цифровой преобразователь | |
SU746666A1 (ru) | Адаптивный коммутатор системы телеизмерений | |
SU1732471A1 (ru) | Параллельно-последовательный п-разр дный аналого-цифровой преобразователь с автоматической коррекцией функции преобразовани | |
SU974569A1 (ru) | Преобразователь кода в импульсы ступенчатой формы | |
SU1057965A1 (ru) | Аналого-цифровой инкрементный квадратор | |
SU739424A1 (ru) | Устройство дл измерени максимального значени сигналов |