SU974569A1 - Преобразователь кода в импульсы ступенчатой формы - Google Patents

Description

Изобретение относитс  к цифро-аналоговой вычислительной технике и может быть использовано в цифровых системах управлени , измерени  и контрол  {различного назначени .

Известен преобразователь кода в импульсы сложной , содержащий преобразователь кода в напр жение, вход которого соединен с шиной входного кода, а выход - с сигнальными входами основного блока аналоговых ключей, выходы которых через резисторную матрицу подключены к выходной шине устройства.

Недостатком этого устройства  вл етс  то, что дл  получени  выходных импульсов сложной формы требуетс  сложна  схема управлени . Причем во многих радиоэлектронных системах управлени  возникает задача преобразовани  кода в амплитудно-модулированный импульс сложной формы в соответ ствии с уравнением

;U(.t;--KoX,,6Ct-nTo), иТо(и)То, C-l)

:где 5Ct) функци , опис,ывающа  фор . му выходных импульсов/

у У) - входной код (и о, 1,2. i .) ;

KO - коэффициент пропорциональности ,

Тд врем  нахождени  входного с . кода на приемном регистре.

Так, в цифровых системах управлени  часто требуетс  преобразование кода в импульс ступенчатой формл

10 S(t)--ci АЛ t,.,-, ic.z,...,(j,, (i) .

где g - натуральное числом

оС - посто нные коэффициенты и

О «-toS-tA.-.-j-etcv-TO15

Известен также преобразователь кода в импульсы ступенчатой формы, со2Q держащий преобразователь кода в напр жение , вход которого соединен с пшной входного кода, а выход - с сигнальными входами основного блока аналоговых ключей, выходы которых через резистивную матрицу подключе25 ны к выходной шине устройства, последовательно соединенные регистр, дополнительный блок ключей, счетчик, временной распределитель, регистр блокировки , элемент И и блок ключей бло30 кировки, вцхо.ды которых соединены с управл ющими входами основного блок аналоговых ключей, а управл ющие входы - с выходом регистра блокиров ки, вход регистра блокировки .соедин сшиной кода блокировки, выход временного распределител  соединен с п вым входом элемента И, второй вход которого соединен с шиной тактовых импульсов, а третий вход - с выходом счетчика и сигнальными входами дополнительного блока ключей, выход элемента И подключен к упрс1вл ющему входу счетчика, входы регистра и счетчика подключены к шине кода, управл ющего длительностью импульсов Г2 . Недостатком устройства  вл етс  его сложность, обусловленна  тем, что кроме приемного регистра, блока аналоговых ключей и резистивной матрицы , вход щих в состав типового преобразовател  кода в напр жение (ПКН),он дополнительно содержит еще один блок аналоговых ключей, два дополнительных блока ключей, два регистра, счетчик, трехвходовой элемент И, резистивную матрицу и генератор опорных импульсов. Кроме того вследствие использовани  дл  формировани  коэффициентов резистивной матрицы все коэффициентной; оказываютс  одного знака, не превосход  единицы по модулю и величина их зависит от сопротивлени  нагрузки. В результате точность преобразовател  оказываетс  невысокой (особенно при переменной нагрузке), а класс воспроизводимых выходных импульсов ограничен однопол рными импульсами. Цель изобретени  - повышение точности и упрощение преобразовател . Поставленна  цель достигаетс  тем что в преобразователь кода в импульсы ступенчатой формы, содержащи входную шину, тактовую шину, приемный регистр, первый вход которого подключен к входной шине, источник эталонного напр жени , блок аналоговых ключей, резистивную матрицу, раз р дные входы которой соединены с соответствующими выходами блока аналоговых ключей, и временной распределитель , дополнительно введены аналогова  запоминающа   чейка, блок элементов ИЛИ, аналоговый переключатель , первый и второй аналоговые ключи, первый и второй дополнительные элементы ИЛИ, блок умножени  на посто нные коэффициенты, выходной усилитель и блок местного управлени  при этом выходы приемного регистра подключены к первым входам блока эле ментов ИЛИ, вторые входы которого соединены с соответствующими выходам временного распределител , а выходы с управл ющими входами блока аналоговых ключей, выходы которого соеди нены с соответствующими входами бло ка умножени  на посто нные коэффициенты , выход которого подключен к сигнальному входу второго аналогового ключа, выход которого соединен со входом выходного усилител , сигнальные входы блока аналоговых ключей подключены к выходу аналогового переключател , первый сигнальный вход которого соединен с выходом источника эталонного напр жени , а второй - с выходом аналоговой запоминающей  чейки, первый вход которой соединен с выходом первого аналогового Ключа, вход которого подключен к выходу резистивной матрицы, причем тактова  шина соединена со входом блока местного управлени , вторым входом аналоговой запоминающей  чейки, входом установки в исходное положение временного распределител  и первыми входами первого и второго дополни:тельных элементов ИЛИ, а первый выход блока местного управлени  подключен ко второму входу приемного регистра , второй выход - к управл ющему входу первого аналогового ключа, третий выход - к третьему входу приемного регистра, к входу запуска временного распределител  и ко вторым входам первогО и второго дополнительных элементов ИЛИ. На чертеже представлена функциональна  схема предлагаемого устройства . Преобразователь кода .в импульс ступенчатой формы содержит входную шину 1, тактовую шину 2, приемный регистр 3, вход которого подключен к входной шине, источник эталонного напр жени  4, блок аналоговых ключей 5, резистивную матрицу 6, разр дные входы которой св заны с соответствующими выходами блока аналоговых ключей 5, временной распределитель 7, аналоговую запоминающую  чейку САЗЯ) 8, блок элементов ИЛИ 9, аналоговый переключатель 10, первый 11 и второй 12 аналоговые ключи, первый 13 и второй 14 дополнительные элементы ИЛИ, блок 15 умножени  на посто нные коэффициенты, выходной усилитель 16 и блок местного управлени  С ЕМУ ; 17. Управл ющие входы блока аналоговых ключей 5 подключены к соответствующим выходам приемного регистра 3 через блок элементов ИЛИ 9. Выходы блока аналоговых ключей 5 подключены к рези стивной матрице 6 и к соответствующим входам блока 15 умножени  на посто нные коэффициенты of., выход которого через аналоговый ключ 12 соединен со входом выходного усилител  16. Сигнальные входы блока аналоговых ключей 5 соединены с выходом аналогового переключател  10, первый сигнальный вход которого св зан с выходом источника эталонного напр жени  4, второй - с выходом ЛЗЯ 8. Первый вход запоминающей  чейки 8 подключен к выходу ключа 11, вход которого св зан с выходо реэистивной матрицы 6. Первые входы блока элементов ИЛИ 9 св заны с выходами приемного регистра 3, а вто рые - с соответствуюцими выходами временного -распределител  7. Тактова  шина 2 преобразовател  соединена со входом ЕМУ 17, вторым входом (вхо дом сброса) АЗЯ 8, входом установки в исходное положение временного рас пределител  7 и первыми входами первого 13 и второго 14 дополнитель ных элементов ИЛИ. Первый выход ВМУ 17 подключен ко входу приема 18 кода Х на приемный регистр 3, второй к управл ющему входу аналогового ключа 11, третий - к второму входу первого 13 и второго 14 дополнитель ных элементов ИЛИ, к основному вход ( входу запуска) временного распределител  7 и ко входу сброса 19 при емного регистра 3. Число двухвходовых элементов ИЛИ в блоке 9 равно числу аналоговых ключей в блоке 5, числу устройств умножени  на посто нные коэффициенты в блоке 15 и сов падает с разр дностью m числовой час ти преобразуемого кода х Рассмотрим работу предлагаемого преобразовател  в ц-м цикле преобразовани , т.е. при и TO 5-t (-( )TO. Каждый цикл начинаетс  с прихода очередного тактового импульса R на шину 2 и входного кода на входную шину 1. Тактовый импульс сбрасывает в ноль ЛЗЯ 8, возвращает в исходное положение временной распределитель 7 через первый 13 и второй 14 дополнительные элементы ИЛИ, подключает к выходу аналогового переключател  10 источник эта лонного напр жени  4 и размыкает ана логовый ключ 12, а также запускает БМУ 17 (который может быть выполнен например, в виде последовательно включенных D -триггеров, на сдвигаю 1дем регистре, линии задержки с отводами и др.ХИНУ 17 формирует на своих трех выходных шинах последовательност сдвинутых во времени импульсов. Импульс на первом выходе БМУ 17 формируетс  через промежуток времени, дос таточный дл  затухани  переходных процессов сброса в АЗЯ 8 и поступает на вход 18 регистра 3. Этот импульс осуществл ет прием входного ко да X;Jj на приемный регистр 3. Так ка сигналы на выходных шинах временного распределител  7 в это врем  отсутствуют , то сигналы с выхода регистра 3 через блоки 9 и 5 поступают на вход резистивной матрицы 6, осу ,ществл   преобразование входного кода Х в пропорциональное ему напр  жение (или ток). После затухани  пе реходних процессов в преобразователе сигнал на втором выходе БМУ 17 открывает первый аналоговый ключ 11 на врем , необходимое дл  запоминани  результата преобразовани  коданалог в АЗЯ 8, после чего сигнал с третьего выхода БМУ 17 через вход 19 сбрасывает в ноль приемный регистр 3 через дополнительные элементы ИЛИ 13 и 14, подключает к выходу аналогового переключател  10 АЗЯ 8 и замыкает второй аналоговый ключ 12, а также запускает временной распределитель 7. Временной распределитель 7 в моменты времени -fcr-ti формирует на своих Во ходных шинах серию импульсов ПОСТОЯННО амплитуды .с длительност ми --t ---ti, i 1, 2,.... , g , обеспечивающих очередное последовательное во времени открывание ключей блока 5 на промежутки времени номер ключа), в результате чего выходной сигнал АЗЯ 8 в блоке 15 последовательно во времени умножаетс  на посто нные коэффициентыс, . Таким образом, на выходе усилител  16 получаетс  импульс ступенчатой формы, описываемый выражени ми( иС2), параметры которого . и Т можно мен ть в широких пределах за счет настройки блоков 15 и 7. Временной распределитель 7 может быть выполнен, например, в виде интегратора, на вход которого по сигналу с БМУ 17 подключаетс  посто нный сигнал, а выход через нуль-органы (компараторы) подключен к выходным шинам распределител  7. Мен   посто нный входной сигнал и пороговые сигналы компараторов, можно в широких пределах мен ть промежутки времени ТГ,- . Таким образом, предлагаемый преобразователь кода в импульсы ступенчат той формы обладает более простой схемой, по сравнению с известными более высокой точностью и более широкими функциональными возможност ми. Количество оборудовани  зависит от |разр дности преобразуемого кода. Гак, дл  дес тиразр дного преобразовател , построенного на интегральных схемах общего применени , выигрыш в числе корпусов интегральных схем по сравнению с прототипом составл ет 10-15%. Введение блока элементов ИЛИ 9, аналогового переключател  10, аналогового ключа 11 и АЗЯ 8 позвол ет использовать один и тот же блок аналоговых ключей 5 как дл  коммутации элементов резистивной матрицы 6, так и дл  коммутации элементов блока 15 устройств умножени  на посто нные коэффициенты, и в два раза сократить число аналоговых ключей в преобразователе . Применение блока 15 умножени  на посто нные коэффициенты (выполненного

например, иа операционных усилител х вместо дополнительной резистивной матрицы прототипа позвол ет реализовать коэффициенты любого знака и любой (в пределах технической возможности; величины. Использование выходного усилител  16 позвол ет исключить зависимости точности преобразовател  от сопротивлени  нагрузки.

Claims (2)

1. Формула изобретени 

   Преобразователь кода в импульсы ступенчатой формы, содержасций входную шину, тактовую шину, приемный регистр, первый вход которого подключен к входной шине, источник эталонного напр жени , блок аналоговых ключей, резистивную матрицу, разр дные входы которой соединены с .соответствующими выходами блока аналоговых ключей, и временной распределитель , отличающийс  тем, что, с целью повышени  точности и упрощени  преобразовани , .в него введены аналогова  запоминающа   чейка, блок элементов ИЛИ, аналоговый переключатель, первый и второй аналоговые ключи, первый и второй дополнительные элементы ИЛИ, блок умножени  на посто нные коэффициенты , выходной усилитель и блок местного управлени , при этом выходы приемного регистра подключены к первым входам блока элементов ИЛИ, вторые входы которого сое .динены с соответствующими выходами временного распределител , а выхо .ды - с управл ющими входами блока аналоговых ключей, выходы которого

   соединены с соответствующими входами блока умножени  на посто нные коэффициенты , выход которого подключен к сигнальному входу второго аналогового ключа, выход которого соединей со входом выходного усилител , сигнальные входы блока аналоговых ключей подключены к выходу аналогового переключател , первый сигнальный вход которого соединен с выходом источника эталонного напр жени , а второй - с выходом аналоговой запоминающей  чейки, первый вход которой соединен с выходом первого аналогового ключа, вход которого подключен к выходу резистивной матрицы , причем тактова  шина соеди .нена со входом блока местного управлени  вторым входом аналоговой запоминающей  чейки, входом установки в исходное положение временного распределител  и первыми входс1ми первого и второго дополнительных элементов ИЛИ, а первый выход блока местного управлени  подключен

   5 ко второму входу приемного регистра , второй выход - к управл ющему входу первого аналогового ключа,третий выход - к третьему входу приемного регистра, к входу запуска временного распределител  и ко вторым вхйдам первого и второго дополнительных элементов ИЛИ.

   Источники информации, прин тые во внимание при экспертизе 35 1. Клебанский Р.Б. Преобразователи кода в напр жение. М., Энерги , 1973, с.18-19.
2. 2. Авторское свидетельство СССР № 617831, кл. Н 03 К 13/02, 15.11.76 40 (прототип).