SU1267618A1 - Адаптивный многоканальный след щий преобразователь аналог-код - Google Patents

Abstract

Предлагаемое устройство, относитс  к измерительной технике и может быть использовано дл  преобразовани  многоканальных аналоговых сигналов в цифровой код. Изобретение позвол ет повысить быстродействие устройства, содержащего блоки сравнени , преобразователь код - на-; пр жение, счетчик, буферные регистры , блок управлени , ключ, генератор , импульсов, за счет введени  коммутатора, триггера, элемента ИЛИ, элемента И, cyt-fMaTopa, задатчика поправки, .регистра, 1 з.п.ф-лы, 2 ил. с

Description

Изобретение относится к измерительной технике и может быть использовано для преобразования многоканальных аналоговых сигналов в цифровой код и ввода их в ЭВМ.

Цель изобретения - повышение быстродействия работы преобразователя путем оптимального выбора участка шкалы опорных уровней, соответствующего текущим границам уровней измеряемых сигналов.

На фиг. 1 изображена функциональная схема устройства; на фиг. 2 функциональная схема блока управления ,

Адаптивный многоканальный следящий преобразователь аналог - код содержит блоки 1 сравнения, преобразователь 2 код - напряжение, счетчик 3, первые 4 и вторые 5 буферные регистры., блок 6 управления,ключ 7, генератор 8 импульсов, сумматор 9, задатчик 10, регистр 11, схему И 12, коммутатор 13, триггеры 14, схемы Ш1И 15.

Блок 6 управления выполнен на . триггере 16, элементе-ИЛИ 17, первом 18 и втором 19 ключах, формирователе 20, втором триггере 21., счетчике 22, третьем ключе 23.

Устройство работает следующим образом.

I

В первоначальный момент счетчж и триггеры 14 установлены в нулевое состояние. -В начале работы на первом выходе блока 6 управления формируется логический уровень напряжения, разрешающий прохождение импульсов от генератора 8 через ключ 7 на счетный вход счетчика 3. Увеличение содержимого счетчика 3 приводит к формированию на выходе преобразователя 2 код - напряжение линейно-нарастающего ступенчатого напряжения, каждая ступень которого является аналоговым эквивалентом цифрового кода, записанного в счетчике

3. Это напряжение сравнивается блоком 1 сравнения с уровнями входных аналоговых сигналов. В момент сравнения аналогового сигнала самого низкого уровня с уровнем линейно-нарастающего ступенчатого напряжения на выходе, блока 1 сравнения данного, канала появляется сигнал, устанавливающий соответствующий триггер 14 в единичное состояние, по которому осуществляется запись содержимого счетчика 3 в соответствующий первый буферный регистр 4, а на выходе схемы ИЛИ 15 появляется сигнал, производящий запись содержимого счетчика 5 3 в регистр 11. По мере срабатывания блоков 1 сравнения и соответствующих им триггеров 14 осуществляется запись содержимого счетчика 3 в соответствующие первые буферные ре10 гистры 4.

В момент срабатывания последнего блока 1 сравнения на выходе схемы И 12 формируется сигнал, осуществляющий перезапись информации из пер15 вых буферных регистров 4 во вторые буферные регистры 5. По этому же сигналу в счетчик 3 по входам параллельной записи заносится цифровой код с выходов сумматора 9, а блок 6 управ20 пения вырабатывает сигнал сброса триггеров 14 и через коммутатор 13 поочередно подключает к выходам устройства выходы вторых буферных, ре-.· гистров 5. .

Информация на выходах сумматора 9 представляет собой разность между значением цифрового кода, соответствующего самому низкому уровню входного аналогового сигнала,и числом постановленным в задатчике 10 (где п - максимальное, заранее расчитанное число квантов, не которое может измениться входной сигнал за максимальное время преобразования).

3$ После записи данной информации в счетчик 3 начинается новый цикл преобразования, в котором формирова' ~ ние линейно-нарастающего ступенчатого напряжения начинается не с нулевой точки, а с точки, соответствующей коду, занесенному в счетчик 3.

Цикл преобразования заканчивается сразу же после срабатывания последнего блока 1 сравнения.

Блок 6 управления работает следующим образом.

При включении питания происходит сброс первого 16 и второго 21 триггеров .

После подачи кода Пуск на вход первого триггера 16 происходит его включение и на выходе .первого ключа 18 появляется сигнал, разрезающий работу всего устройства.

После окончания цикла преобразо⁵⁵ вания устройства по управляющему входу блока 6 управления на вход формирователя поступает сигнал, по которому на втором выходе блока 6 уп3 равнения проявляется сигнал для сброса триггеров 14.

Этот же сигнал устанавливает второй триггер 21, который открывает третий ключ 23, через который на вход счетчика 22 поступает тактовая частота вывбда.При этом на управляющих выходах блока 6 управления появляются коды, обеспечивающие вывод информации из устройства. После окончания вывода на выходе переноса счетчика 22 появляется сигнал, сбрасывающий через элемент ИЛИ 17 второй триггер 21 .

В случае, если вывод информации из устройства не был закончен, на управляющем входе второго ключа 19 присутствует сигнал с выхода второго триггера 21. При этом появление на управляющем входе блока 6 управления сигнала об окончании цикла преобразования блокирует первый ключ 18, запрещая тем самым до окончания вывода поступление импульсов генератора 8 на счетчик 3. После окончания вывода второй триггер 21 сбрасывается аналогично описанному. При этом информация из первых буферных регистров 4 переписывается во вторые буферные регистры 5 и устройство возобновляет свою работу.

Claims (2)

1 Изобретение относитс  к измерительной технике и может быть использовано дл  преобразовани  многоканальных аналоговых сигналов в цифро вой код и ввода их з ЭВМ. Цель изобретени  - повышение быстродействи  работы преобразов:ател  путем оптимального выбора учас ка шкалы опорных уровней, соответствующего теку1чим границам уровней измеркег-1ых сигналов, НсЯ фиг, изображена функциональ на  схема устройства; на фиг. 2 функциональна  схема блока управлени . Адаптивный многоканальный след  щий преобразователь аналог - код содержит блоки 1 сравнени , преобра зователь 2 код - напр жение, счетчи 3, первые 4 и вторые 5 буферные регистры ., блок 6 управлени ,ключ 7 генератор 8-импульсов, сумматор 9, за датчмк 0, регистр П, схему И 12, коммутатор 13, триггеры 4, схемы ШШ 15. Блок 6 управлени  выполнен на. . триггере 16, элементе-ГШИ 17, первом 18 и втором 19 ключах, формирователе 20, втором триггере 21., счетчике 22, третьем ключе 23. Устройство работает следующим образом. В первоначальный момент счетчик 3 и триггеры 14 установлены в нулевое состо ние, -В начале работы на первом выходе блока 6 управлени  формируетс  логический уровень напр жени , разреша10Щ1ш прохождение импульсов от генератора 8 через клю 7 на счетный вход счетчика 3. Увели чение содержимого счетчика 3 приводит к формированию на выходе преобразовател  2 код - напр жение линей но-нарастающего ступенчатого напр жени , кажда  ступень которого  вл етс  аналоговым эквивалентом ьчифрового кода, записанного в счетчике 3. Это напр жение сравниваетс  блоком 1 сравнени  с уровн ми входных аналоговых сигналов. В момент сравнени  аналогового сигнала самого ни кого уровн  с уровнем линейно-нарас тающего CTyneH4atoro напр жени  на выходе блока 1 сравнени  данного канала по вл етс  сигнал, устанавлй вающз-1й соответствующий триггер 14 в единичное состо ние, по которому осуществл етс  запись содержимого 182 счетчика 3 в соответствующий первый буфергшй регистр 4, а на выходе схемы ИЛИ 15 по вл етс  сигнал, рроизвод щий запись содержимого счетчика 3 в регистр 11. По мере срабатывани  блоков 1 сравнени  и соответст- вующ11х им триггеров 14 осуществл етс  запись содержимого счетчика 3 в соответствующие первые буферные регистры 4, В момент срабатывани  последнего блока 1 сравнени  на выходе схемы И 12 формируетс  сигнал, осуществл ющий перезапись информации из первых буферных регистров 4 во вторые буферные регистры 5. По этому же сигналу в счетчик 3 по входам параллельной записи заноситс  цифровой код с выходов сумматора 9, а блок 6 управлени  вырабатывает сигнал сброса триггеров 14 и через коммутатор 13 поочередно подключает к выходам устройства выходы вторых буферных, ре-.гистров 5. Информации на выходах сумматора 9 пг едставл ет собой разность между значением цифрового кода, соответствующего самому низкому уровню входного аналогового сигнала,и числом п,установленным в задатчике 10 (где п - максимальное, заранее расчитанное число квантов, некоторое может изменитьс  входной сигнал за максимальное врем  преобразовани ). После записи данной информации в счетчик 3 начинаетс  новый цикл преобразовани , в котором формирование линейно-нарастающего ступенчатого напр жени  начинаетс  не с нулеБОЙ точки, а с точки, соответствующей коду, занесенному в счетчик 3. Цикл преобразовани  заканчиваетс  сразу же после срабатывани  последнего блока 1 сравнени . Блок 6 управлени  работает следующим образом. При включении нитани  происходит сброс первого 16 и второго 21 триггеров . После подачи кода Пуск на вход первого триггера 16 происходит его включение и на выходе .первого ключа 18 по вл етс  сигнш:, разрезающий всего устройства. После окончани  цикла преобразовани  устройства по управл ющему входу блока 6 управлени  на вход формировател  поступает сигнал, по которому на втором выходе блока 6 уп3 равлепн  про вл етс  сигнал дл  сбр са триггеров 14, Этот же сигнал устанавливает вто рой триггер 21, который открывает третий ключ 23,через который на вход счетчика 22 постунает тактова  часто та вывбда.При этом на управл ющих вых дах блока 6 управлени  по вл ютс  коды, обеспечивающие вывод информации из устройства. После окончани  вывода на выходе переноса счетчика 22 по вл етс  сигнал, сбрасываюпдо через элемент ИЛИ 17 второй триггер 21 . В случае, если вывод информации из устройства не был закончен, на управл ющем входе второго ключа 19 присутствует сигнал с выхода второго триггера 21. При эт.ом по влен1 ге на управл ющем входе блока 6 управлени  сигнала об окончании цикла преобразовани  блокирует нервьш ключ 18, запреща  тем самым до окон чани  вывода поступление импульсов генератора 8 на счетчик 3. Посл окончани  вывода второй триггер 2 сбрасываетс  аналогично описанному. При этом информаци  из первых буфер нь1х регистров 4 переписываетс  во вторые буферные регистры 5 и устройство возобновл ет свою работу. Формула изобретени  1. Адаптивный многоканальный след  щий преобразователь аналог - код, содержащий блоки сравнени  по числу каналов, первые входы которых  вл ютс  входными шинами., вторь е вход подключены к выходу преобразовател  код - напр жение, входы которого соединены с выходами счетчика, первые буферные регистры по числу кана лов, подключенные выходами к информационным входам вторых буферных ре гистров, блок управлени , первый выход которого соединен с первым входом ключа, второй вход которого соединен с выходом генератора импульсов , а выход подключен к счетно му входу счетчика, о тлича:ющ и и с   тем, что, с целью повышени  быстродействи , в него введены комг.1утатор, триггеры по числу каналов , элемент ИЛИ, элемент И, сумма тор, задатчик поправки, регистр, при 184 чем выходы вторых буферных регистров подключены к информационным входам KONfMyTaTopa, выходы которого  вл ютс  выходами преобразовател  аналог - код, а входы подключены к вторым выходам блока управлени , треТ1Й выход которого соединен с входами установкт в О триггеров, вход установки в 1 каждого из KOTOрых соединен с выходом соответствующего блока сравнени , а выход каждого из триггеров соединен с входом управлени  соответствующего первого буферного регистра, входом элемента ИЛИ и- входом элемента И, выход которого соединен с входом блока управлени  и входом унравле Н1  счетчика, входы параллельной записи которого соединены с выходами сумматора,подключенного первь мп входами к выходг1м задатчика поправки, а вторыми входами - к выходам регистра, управл ющий вход которого соединен с выходом элемента ИЛИ, а информационные пходы обт единены с информационными входами псргзых буферных регистров и подключены к выходам счетчика.

2. Преобразователь аналог - код но п. 1 , о т л и ч а ю щ и и с   тем, что блок управлени  выполнен на двух триггерах, трех ключах, формирователе , элементе 1ШИ и счетчике , первые выходы которого  вл ютс  вторымн выxoдa пI блока, вход через первый ключ соединен с шиной тактовой частоты, а второй выход с первым входом элемепта ИЛИ, второй вход которого объединеп с входом установки в 0 первого триггера и  вл етс  шиной Сброс, а выход соединен с входом установки второго триггера, вход установки в 1 которого соединен с выходом формировател  и  вл етс  третьим выходом блока управлени , вход которого  вл етс  входом формировател  и первым входом второго ключа, второй вход которого объединен с вторым входом первого ключа и соединен с выходом второго триггера, а выход - с первым входом третьего ключа, второй вход которого соед1-п1ен с выходом ервого триггера, вход установки в 1 которого  вл етс  шиной Пуск, выход третьего ключа  вл етс  нерым выходом блока управлен1Ш.

ur.vtm

ejTi/rm.

flSJjL.

H

«ч

Упр.Лыл. CSflOf

Фив.г

fft/JC.

П 1 .

о

„ffi/cx