SU1441323A2 - Цифровой вольтметр - Google Patents

Abstract

Изобретение предназначено дл  измерени  среднеквадратического значени  периодических напр жений сложной формы. Вольтметр содержит преобразователь 1 аналог- код, блок -2 вычислени , блок 3 определени  периода , элемент И 4, блок 5 формировани  иастоты, коммутатор 6, управл ющий счетчик 7, блок 8 управлени , счетчик 9 числа, триггер 10 переполнени  и формирователь 11. Введение делител  12 напр жени , суммирующего усилител  13, блока 14 сравнени , элемента И 15, формировател  16 импульсов , элемента 17 задержки, регистраторов 18 и 19 пам ти, цифроана- логового преобразовател  20 и сумматора 21 повышает точность измерени .

Description

Ю

к

Изобретение относитс  к электроизмерительной технике, предназначено дл  измерени  среднеквадратического значени  периодических напр жений сложной формы и  вл етс  усовершенствованием устройства по основному авт.св. № 976394.

Цель изобретени  - повышение точности измерени .

На чертеже представлена блок-схема цифрового вольтметра.

Цифровой вольтметр содержит преобразователь 1 аналог - код, выход которого подключен к информационному входу блока 2 вычислени , выход которого соединен с выходной шиной. Информационный вход преобразовател  I аналог - код соединен с входом блока 3 определени  периода, второй выход которого соединен с вторым входом основного элемента И 4. Блок 5 формировани  частот через коммутатор 6 соединен с первым входом элемента И 4 выход которого подключен к управл ю- щим входам элемента И 4, выход которого подключен к управл ющим входам преобразовател  I и блока 2. Второй вход коммутатора 6 соединен с выходом управл ющего счетчика 7, Выход коммутатора 6 соединен.с третьим входом блока 8 управлени , первый и второй входы 1 оторого соединены соответственно с вторым выходом блока 2 и первым выходом блока 3. Выход блока 8 через счетчик 9 числа ординат соединен с вторым входом триггера 10 переполнени , первый вход которого соединен с выходом формировател  11 импульсов и входом счетчика 7, а вы- ход - с входом формировател  11,

Выход управл емого делител  12 напр жени  соединен с вторым входом суммируюиего усилител  13, первый вход которого соединен с входной ши- ной и первым входом блока 14 сравнени , второй вход которого, соединен с общей шиной, а управл ющий вход - с первым выходом блока 3, входом обнулени  блока 2 и первым входом допол- нительного элемента И 15, а выход через дополнительный формирователь 16 импульсов - С входом элемента 17 задержки и вторым входом элемента И 15, выход которого соединен с управл ю- щим входом преобразовател  1 и управл ющим входом первого регистра 18 пам ти . Информационный вход регистра

18 соединен с выходом второго регистра 19 пам ти и входом цифроаналогово го преобразовател  20, а выход - с первым входом сумматора 21, второй вход которого соединен с выходом преобразовател  1. Выход сумматора 21 соединен с информационным входом регистра 19, управл ющий вход которого соединен с выходом элемента 17. Выхо преобразовател  20 соединен с входом делител  12, управл ющий вход которого соединен с вторым выходом усилител  13, первый выход которого соединен с информационным входом преобразовател  1 .

Устройство работает следующим образом .

Входной сигнал поступает на входы суммирующего усилител  13 и блока 14 сравнени , с второго выхода усилител 13 на вход делител  12 поступает код предела измерени , устанавливающий соответствующий коэффициент делени  на делителе 12, который определ етс  коэффициентами передачи усилител  13 и преобразовател  1 аналог - код таким образом, чтобы на второй вход усилител  13 в результате коррекции нул  подавалась величина приведенног к. входу дрефа нул .

С выхода усилител  13 нормированный сигнал поступает на входы преобразовател  1 аналог - код и блока 3 определени  периода. В блоке 3 выдел ютс  первый и второй периоды входного сигнала, при этом формируютс  разрешающие сигналы соответственно на его первом и втором выходах.

После запуска вольтметра на пер- вьй вход элемента И 15, на второй вход блока 8 управлени  и на управл ющий вход блока 14 поступает сиг- нал разрешени  от блока 3. При этом на счетчик 9 числа ординат из блока 5 формировани  частот через коммутатор 6 и блок 8 управлени  поступает наиболее высока  тактова  частота. При использовании двоичной сетки частот (f ) в спучае переполнени  счетчика 9 числа ординат и триггера 10 срабатьтает формирователь 11, который устанавливает в единичное состо ние триггер 0 и увеличивает на единицу содержимое счетчика 7. Последний переключает коммутатор 6, благодар  чему на.вход счетчика 9 поступает частота, пониженна  в два

раза. Начинаетс  второй цикл формировани  частоты запуска преобразовател  . Далее циклы повтор ютс  вплоть до окончани  первого периода входного сигнала. Таким образом, в течение первого периода входного сигнала формируетс  частота запуска преобразовател  1 аналог - код.

Блок. 14 фиксирует моменты пересечени  входным сигналом нулевого уровн . Его выходной сигнал поступает на формирователь 16, который формирует крутые фронты сигнала при положительных и отрицательных фронтах выходного сигнала блока 14 и от этих фронтов (положительных и отрицательных ) формирует импульсы посто нной длительности. Импульсы, соответстриоде измер емого сигнала, С второго выхода блока 3 подаетс  сигнал разрешени  на второй вход элемента И 4, Выбранна  на первом периоде измер емого напр жени  тактова  частота через коммутатор 6 подаетс  на входы преобразовател  1 и блока 2. Преобразователь 1 аналог - код зап скаетс  на каждом такте и полученные им коды ординат поступают в блок 2 вычислени . Количество запусков преобразовател  1 также подсчитываетс  блоком 2 и вместе со значени ми измеренных ординат использз/ютс  дл  вычислени  среднеквадратического значени  измер емого напр жени .

По окончании второго периода блок 2 формирует импульс, по которому за

вующие моментам перехода входным сиг-20 канчиваетс  цикл измерени ., Вольтналом через ноль, с выхода формировател  16 поступают на входы элемента 17 задержки и элемента И 15,

Каждым импульсом с выхода формировател  16 через элемент И 15 запускаютс  преобразователь аналог - ко и блок 2 вычислений, и происходит перезапись кода из регистра 19 в регистр 18, а также после срабатывани  элемента 17 задержки - запись кода сумматора 21 в регистр 19, При этом на входы сумматора 21 поступают коды преобразовател  1 аналог - код и регистра 18, Код с выхода регистра 19 поступает на вход цифроаналогового преобразовател  20 и через делитель 12 подаетс  на вычитающий вход суммирующего усилител  13, Следовательно, в регистре 19 хранитс  основной код приведенного к входу дрейфа нул  вольтметра, а с выхода преобразовател  1 аналог - код в сумматор 21 поступают коды его изменени . Это позвол ет перед началом каждого измерени  входного сигнала, которое проводитс  на втором периоде входного сигнала , скомпенсировать дрейф нул  вольтметра.

По окончании первого периода входного сигнала блоком 8 управлени  обнул етс  блок 2 вычислени , блок 3 определени  периода на первом выходе формирует запирающий потенциал, По которому прекращаетс  работа блока 14 и с ней - коррекци  нул  вольтметра (код коррекции сохран етс  в регистре 19), а также определение.тактовой частоты и числа ординат на пеметр готов прин ть следующий сигнал запуска.

Ф о

а т е и и  

5

0

5

0

5

0

5

рмула изобр

Цифровой вольтметр по авт,св. № 976394, о тличающийс  тем, что, с целью повьшени  точности измерени , в него введены суммирующий усилитель, блок сравнени , допол- нительньй формирователь импульсов, элемент задержки, дополнительный элемент И, сумматор, первый и второй регистры пам ти, цифроаналоговый преобразователь и управл емый делитель напр жени , причем многопредельный суммирующий усилитель своими первым входом и первым выходом подключен между входной шиной и объединенными информационными входом преобразовател  аналог - код и входом блока.определени  периода соответственно, второй вход и второй выход суммирующего усилител  соединены с выходом и управл ющим входом управл емого делител  напр жени  соответственно, первый вход блока сравнени  подключен к входной шине, второй вход - к общей щине, управл ющий вход - к первому выходу блока определени  период да, входу обнулени  блока вычислени  и первому входу дополнительного элемента И, а выход через дополнитель- ньй формирователь импульсов - к входу элемента задержки и второму входу дополнительного элемента И, выход которого соединен с управл ющим входом преобразовател  аналог - код и управл ющим входом первого регистра

5U41323

пам ти, информационный вход которого аналог - код, а выход - с информаци- соединен с выходом второго регистра онным входом второго регистра пам ти, пам ти и входом цифроаналогового пре- управл ющий вход которого соединен с образовател , а выход - с первым вхо- выходом элемента задержки, выход дом cjTMMaTopa, второй вход сумматора цифроаналогового преобразовател  сое- соединен с выходом преобразовател  динен с входом управл емого делител 

напр жени .

Claims (1)

1. Формула изобретения

   Цифровой вольтметр по авт.св. № 976394, о тличающийся тем, что, с целью повышения точности измерения, в него введены суммирующий усилитель, блок сравнения, дополнительный формирователь импульсов, элемент задержки, дополнительный элемент И, сумматор, первый и второй регистры памяти, цифроаналоговый преобразователь и управляемый делитель напряжения, причем многопредельный суммирующий усилитель своими первым входом и первым выходом подключен между входной шиной и объединенными информационными входом преобразователя аналог - код и входом блока.определения периода соответственно, второй вход и второй выход суммирующего усилителя соединены с выходом и управляющим входом управляемого делителя напряжения соответственно, первый вход блока сравнения подключен к входной шине, второй вход - к общей шине, управляющий вход - к первому выходу блока определения период да, входу обнуления блока вычисления и первому входу дополнительного элемента И, а выход через дополнительный формирователь импульсов - к входу элемента задержки и второму входу дополнительного элемента И, выход которого соединен с управляющим входом преобразователя аналог - код и управляющим входом первого регистра памяти, информационный вход которого соединен с выходом второго регистра памяти и входом цифроаналогового преобразователя, а выход - с первым входом сумматора, второй вход сумматора соединен с выходом преобразователя аналог - код, а выход - с информационным входом второго регистра памяти, управляющий вход которого соединен с выходом элемента задержки, выход цифроаналогового преобразователя соединен с входом управляемого делителя напряжения.