SU834893A1 - Устройство преобразовани "аналог-код - Google Patents

Description

(54) УСТРОЙСТВО ПРЕОБРАЗОВАНИЯ АНАЛСН -КОД

I

Иао етение относитс  к технике точных измерений электрических вепи-чин и может найти 1фюленение в системах автоматического контрол , а также прецизионных пвфровых измерительных приборах универсального и специального назначени .

Извесгаы устройства, осуществл5по пше измерительное нреофазование различных аналоговых величин в цифровой код, в которых вьюока  результирук ца  точность достигаетс  за счет применени  методов автоматической коррекции погрешностей измерени  U-JНедостатком этих устройств  вл етс  низкое быстродействие.

Известен цифровой прибор, содержащи последовательно : -соединенные переключатель , аналого-1ш| ровой прео азователь (АЦП), вычислительный блок и блок оперативной пам ти, выходы которо го соединены со входами цвфроан€иого го преофазовател  (ЦАП), блоков н1|| -ровой индикации и цифровой регистр(ашш

а также вторым входом вычислительного устройства. Выход ЦАП соединен с одним из входов переключател , другой вход которого соедина с входной шиной устройства , а блок управлени  осуществл ет синхроннзашоо работы переключател , А1Ш, вычислительного блока и блока памйти . Если выходна  величина АЦП выражена в унитарном коде, т.е. представл ет собой последователь ость ,штульсов , то в качестве вычислительного устройства используетс  простейший реверсивный счетчик.

Измерительный процесс состоит из нескольких аналогичных корректирую-, ших циклов (итераций), первый из которых включает три, а последующие два измерительных такта. Благодар  такой организ&цив удаетс  последователь- но корректировать вносимые в результат преофазовани  устройства погрешности АЦП. При этом выбор необходимого числа ко| ектирую1Ш1х циклов дНктуетс  с одной стороны, велн мной- суммарной сиетематической погрешности АЦП, а с другой - заданной степенью точности 2,

Недостатком цифрового прибора  вл етс  то, что при значительной вели чине погрешностей АЦП дл  обеспечени  требуемой точности необходимо проводить большое число итераций. Последнее резко ухудшает быстродействие.

Цель изобретени  - повышение быстродействи .

Поставленна  цель достигаетс  тем, что в устройство преобразовани  аналогкод , содержащее двухпоз щионный переключатель , входы которого соединены с выходом ЦАП и входной шиной устройств а выход - со входом АЦП, при этом первый , второй, третий и четвертый выходы блока синхронизации соединены с управл ющими входами переключател , первого регистра пам ти, АЦП и входом установки нул  первого -реверсивного счетчика, введены cyiviMaTop-, второй регистр пам ти , второй реверсивный счетчик, детдифратор нулевого состо ни  первого реверсивного счетчика, триггер,

блок задани  приращений шага и множительный блок, включенный между аналогб-пйфровым преобразователем и первым реверсивным счетчиком, причем выход последнего через дешнфратор его нулевого состо ни  соединен с динамическим, входом триггера, выходы которого соединены с входами управлени второго реверсивного счетчика, счетный вход которого соединен с выходом блока задани  приращений шага, а выход - со вторым входом множительного блока, управл юпшй вход блока задани  приращений и установочный вход триггера соединены соответственно с п тым и шеетым выходами блока синхронизации, -. седьмой выход которого соединен с первым входом второго регистра пам ти, выход которого соединен со входом цифроаналоГЧ5Вого .преобразовател  и со вторым входом первого регистра пам ти , а второй вход через сумматор соединен с выходом первого регистра пам ти , при этом второй вход сумматора соединен с выходом первого феверсивного счетчшса.

. На чертеже представлена структурна  схема устройства преобразовани  аналог

°Д-.

Устройство содержит двухпозипион-

шли переключатель I, аналого-ци|)ровой тфеобразователь 2, множительный блок 3, реверсивные счетчшш 4 и 5,

дешифратор 6, блок 7 приращений шага, триггер 8, первь1Й и второй регистры 9 и 10 пам ти, сумматор II, цифроаналоговый преобразователь 12, блок 13 синхронизации.

В основу работы устройства положен принцип Такого подбора величины кода реверсивного счетчика 5 шага . , при котором результат преобразовани  АЦП 2, будучи умноженным в блоке 3 н шаг 7. t окажетс  свободным от вли ни погрешностей .

О направлении изменени  величины шага J.. при этом суд т по тому, совпадают или различаютс  знаки двух соседних разностей, образующихс  в реверсивном счетчике 4 в результате осуществлени  итераций. О том, идентичны или неидентичны знаки указанны разностей сообщает триггер 8. Значени  А- , на которые измен ют шаг JC, после каждой проверки на совпадение знаков упом нутых разностей, задаюс  блоком 7 приращений шага.

Устройство работает следующим образом .

В исходном состо нии счетчик 4 настраиваетс  в режим сложени  и вместе с триггером 8 и регистрами- 9 и Ю сбрасываетс  в нуль. В счетчик 5 записываетс начальна  вепичкиа шага, равна  единице-л - I, а переключатель I устанавливаетс  в положение, при котором измер ема  величина гподводитс  ко входу АЦП 2 .

Производитс  аналого-цифровое преобразование X . Результат зовани  (со всили погрешност ми АЦП 2 представленный в унитарном коде, ум ножаетс  в июне 3 на j и полученное произведение по шине пр мого счета вводитс  в реверсивный счетчик 4.

Если используемый АЦП 2 обладает мультипликативной,i и аддитивной (J погрешност ми, то с учетом -т 1, зафиксированный ; в счетчике 4 код можно представить в ввпе,

lo(-Ki)X4p.

Этот код через сумматор II переписываетс  в .регистры 9 и Ю пам ти . На выходе ЦАП 12 при этом образуетс  соответствующа  однородна  с измер емой физическа  величина.

Claims (2)

1. Во втором такте переключатель I переводитс  в положение, при котором ко входу АЦП 2 подключаетс  выход ЦАП 12. Производитс  аналогонцифровое преофазование сигнала ЦАП 12. Результат преобразовани  умножаетс  в блоке 3 на . и полученное произвед ние вводитс  далее в счетчик 4, перестроенный к этому моменту в режим вы читани . ЕСЛИ,зафиксированна  к моменту окончани  второго такта разность в счетчике 4 имеет отрицательный знак, то результат вычитари  записываетс  в дополнительном (инверсном) коде. При этом счетчик 4 неизбежно проходит через нулевое состо ние. Этот переход отмечает деши|)ратор 6 и фиксирует три гер 8, перебросившись в 1. Если .разность имеет положительный знак, резул тат вычитани  записываетс  в пр мом коде, счетчик 4 через нуль не проходит и триггер 8 не перебрасываетс . Таким образом, триггер 8 запомнит знак полученной разности. С учетом предположени , что и входна  величина X и передаточна  характеристшса АЦП 2 ( о1 и Р ) остаютс  неизменными за период измерени , а погрешности ЦАП 12 пренебрежимо мал первый скорректированный результат измерени  может быть представлен в виде (f()| ,) Этот цифровой эквивалент с выхода сумматора 11 переписываетс  в регистры Ю и 9, затем счетчик 4 сбрасываетс  в исходное состо ние. В третьем и четвертом тактах аналогичным образом преобразуютс  в код измер ема  величина повторно н полученный во втором такте, соответствующ первому скорректированному цифровому эквиваленту выходной сигнал ЦАП 12. В счетчике 4 фиксируетс  разность преобразованных величин, а с помощью дешифратора 6 и триггера 8 определ етс , идентичен ли знак зафиксированной разности знаку запомненного ранее результата вычитани . Далее изменение величины шага У , определ емого значением храй шегос  в счетчике 5 кода, осуществл етс  по следующему правилу.. Если результат вычитани  зафиксирован оп ть в инверсном коде, то триггер 8 возвращаетс  в исходйое состо ние , в противном случае он остаетс  . Идентичность (неидентичность) зна ков говорит о необходимости увеличить (уменьшить) шаг .При этом в зависимости от состо ни  триггера 8 ревер сивный счетчик 4 настраиваетс  в режим сложени  или вычитани . После того, как режим работы счетчика 5 определен, на его счетный вход с выхода блока 7 задани  приращений шага вьшолненного, например, в виде генератора импульсов ударного возбуждени , вводитс  некотчэрое число импульсов Л. , Таким образом, в счегчике 5 создаетс  Новое значение шага - j ± Д. Второй скорректированный цифровой эквивалент с выхода сумматора 11 переписываетс  сначала в регистр 10, а затем в регистр 9. При этом дл  второго скорректированного результата получим i,X 1-4l-4l+dL)l-x,f-14)f4 p.)i--3-0 - i) (3) Далее в п том и шестом измерительных тактах повторное преофазование X и новой выходной величины ЦАП 12 осуществл етс  в той лишь разницей, что при этом результаты их аналого-цифровых преобразований умножаютс  уже на шаг-д. Триггер 8 вновь будет сигнализировать «5 состо нии знаков двух последних разностей при введении следующей поправки Д-j к шагу , в результате чего образуетс  новое зкачейие шага ,Измерительно-вычислительный процесс далее осуществл етс  аналогично до тех пор, пока разность в реверсивном счетчике 4 не станет равна нулю. С учетом вышеуказаннь/х ограничений, дл  h -госкорректированного результата преобразовани  при такой организации измерительного процессасправедливо соотношение 5..,0(if )} -f (.)(4d,) (4) Задачей итерационнойкоррекции по- решностей, как известно,  вл етс  беспечение стремлени , к нулю погрешостей ,i и /5. Последнее теоретически озможно, если |l-T -0-«-dl)(5) Однако при этом необходимое число иклов п должно быть выбрано бескоечно большим.Указанное число итеаций может быть резко уменьшено, если даетс  подофать такую величину шаа л , чтобы .выражение (5) стало ввно нулю. Такой подбор шага j- осуществл етс  в результате реализации огшсатюй процедуры изменени  кода счетчика 5 в соответствии с Г,-Г,±РА, При этом, если дл  какого-либо конечного « то выражение (5) обращаетс  в нуль а следовательно и Ь также станов тс  равны нулю. Нетрудно заметить, что в известном устройстве шаг выбран посто нным и равным единице, Зто обсто тельство и огра шчивает его быстродействие, осо бенно при больших величинах погрешностей АЦП, Очевидно, что при / последующих пр образовани х входных величин в цифровой код, в соответствии с описанным, итерашш можно начинать сразу, исйоль- зу  шаг -f , полученный при преобразовании предыдущей величины. Зто также позволит существенно ув личить быстродействие предлагаемого устройства, так как в этом случае значение шага рдаже при прогрессирующ ем изменении передаточной характеристики .АЦП 2 будет все врем  уточн тьс . Формула изобретени Устройство гфеобразовани  аналог-к содержащеедвухпозиционный переключатель , входы Которого соединены с выхо дом цифроаналогового преобразовател  и входной шиной устройства, а выход со входом. аналого-цифрового преофа .зовател , при этом первый ,второй, третий и четвертый выходы блока сЬнхрони зации соедшюны с управл ющими входа переключател , первого рех истра пам ти , аналого-цифрового преобразовател  3 входом установки нул  первого реверсивного сче.тчика, отличающее - с   тем, что, ,с целью повышени  бьютродействи , в него; введены сумматор , второй регистр пам ти, второй реверсивный счетчик, дешифратор нулевого состо ни  первого реверсивного счетчика , триггер, блок задани  приращений шага и множительный блок; включенный . между аналогонц ровым преобразователо (Л н первьтм реверсивным счетчиком, причем выход последнего через дешнф ратор его нулевого состо ни  соединен с динамическим входом триггера, выходы которого соединены с входами управлени  второго рев юивного счетчика, счетный вход которого соединен с выходом блока задани  приращений шага, а выход - со вторым входом множительного блока, управл ющий вход блока задани  приращений и устансмвочный вход триггера соединены соответственно с п тым и шестьм выходами блока синхронизации , седьмой выход которого соединен с первым входом второгчэ регистра пам ти, выход которого соединен со входом цнфроаналогового преофазовате- . л  и со вторым входом первого регистра пам ти, а второй вход через сумматор соединен с выходсал первого регистра пам ти, при этом второй вход сумматора соединен с выходом первого реверсивного счетчика. Источники информации, прин тые во внимание при 1.Зрмельман М. А,, Автоматическа  коррекци  погрешностей измерительных устройств, М., Изд. стандартов, 1972.
2. 2.Алиев Т. М. к др. Автоматическа  коррекци  погрешностей цЕфровых измерительных приборов. М., Энерги , 1975, с. 61, рис. 1-2.,