SU773926A1 - Устройство аналого-цифрового преобразовани - Google Patents

Description

1

Изобретение относитс  к электроизмерительной и вычислительной технике и может быть использовано дл  преобразовани  мгновенных значений быстроиэмен ющихс  сигналов в циф- 5 ровой код.

Известен аналого-цифровой преобразователь , который реализует метод замещени . Он содержит входной переключатель , первый вход которого сое- Ю динен с шиной входного сигнала, второй вход через цифроаналоговый преобразователь соединен с первым выходом блока управлени , а третий вход - со вторым выходом блока управ-15 лени , вход которого соедилен с выходом , блока сравнени , а третий и четвертый выходы соединены соответственно с первыми входами аналогоцифрового преобразовател  и второго 20 переклю.ател , выход входного переключател  через аналого-цифровой преобразователь , второй переключатель соединен со входами первого и второго регистров пам ти, выходы которых сое-25 динены со входами блока сравнени  l

Недостатком известного аналогоцифрового .преобразовател   вл етс  мала  точность преобразовани  измен ющихс  сигналов.

Цель изобретени  - повыше;;ие точности преобразовани .

Поставленна  цель достигаетс  тем, что в устройство аналого-цифрового преобразовани , содержащее входной переключатель, первый вход которого соединен с шиной входного .сигнала, второй вход через цифроаналоговый преобразователь соединен с первым выходом блока управлени , а третий вход - со вторым выходом блока управлени , вход которого соединен с выходом блока оравнени , введены первый и второй аналоговый запоминаюсдие блоки, причем . первый вход первого аналогового запоминающего блока соединен с выходом входного переключател , второй вход - о третьим выходом блока управлени , а выход соединен с первым входом второго аналогового запоминающего блока и с первым входом блока сравнени ,второй вход которого соединен с выходом второго аналогового запоминающего блока, второй вход которого соединен с четвертым выходом блока управлени .

На чертеже представлена структурна  схема устройства аналого-цифрового преобразовани .

Устройство содержит входной пере-, ключатель 1, первый и второй аналоговые запоминающие блоки 2 и 3, блок 4 сравнени , блок 5 управлени  и цифроаналоговый преобразователь 6. Сигналы входной или эталонный через входной переключатель 1 поступают на первый аналоговый запоминающий блок 2, а с него на вход второго запоминагацего блока 3 и на первый вход блока 4 сравнени . Второй вход блока 4 сравнени  соединен с выходом блока 2. Блок 5 управлени  синхронизирует работу всего устройства.

Преобразователь работает следующим образом.

В начале цикла преобразовани  по команде с блока управлени  переключатель 1 подает на вход блока 2 входное измен ющеес  напр жение. После этого в блоке 2 производитс  запоминание мгновенного значени  входного сигнала. Далее с помощью блока 3 запоминаетс  выходной сигнал блока 2. Одновременно с этим входной переключатель подключает ко входу блока 2 выходной сигнал цифроаналогового преобразовател  6. После окончани  переходных процессов в блоках 2 и 3 сигналом с выхода блока управ;1ени  вводитс  старша  ступень эталонного напр жени , равна  половине диапазона изменени  входного сигнала. Она запоминаетс  в блоке 2. Аналоговый запоминающий блок 3 до конца цикла преобразовани  хранит первоначально запомненное напр жение, которое сравниваетс  с выходным сигналом блока 2 с помощью блока 4 сравнени . В зависимости от знака разности на входе блока 4 старша  ступень эталонного сигнала либо отбрасываетс , либо остаетс . Так формируетс  код старшего разр да преобразуемого сигнала. Далее вводитс  следующа , более младиа  ступень эталонного напр жени ,котора  в блоке б суммируетс  с предыдущей ступенью, если та не была отброшена. Этот сигнал запоминаетс  в блоке 2, а выходной сигнал блока 2 сравниваетс  с выходным напр жением блока 3. Формируетс  следующий разр д выходного кода.Таким же образом опрашиваютс  остальные разр ды,конча  самым младшим. В конце цикла преобразовани  с выхода блока 5 управлени  выдаетс  код, соответствующий мгновенному значению входного сигнала в момент его запоминани  в блоке 2 .

Эффективное преобразование мгновенного значени  входного сигнала в предлагаемом устройстве обеспечиваетс  за счет, того, что к аналоговым запоминающим блокам предъ вл ютс  различные требовани , а именно блок 2 должен иметь малую динамическую и может иметь большую статическую погрешности, блок 3, наоборо должен быть сравнительно медленным, но точным. При этом данные блоки каждый в отдельности проще реализовать , чем один быстрый и точный.

По сравнению с известным предлагаемый преобразователь имеет малу динамическую погрешность преобразовни  быстроизмен ющихс  сигналов при высокой статической точности и може точно измер ть короткие импульсные сигналы.

Claims (1)

1. Алиев Т.М., Сейдель Л.Р. Автоматическа  коррекци  погрешностей цифровых измерительных приборов. М., Энерги , 1975, с. 125-127, рис. 2-18.

odU,