SU762171A1

SU762171A1 - Опубликовано 07.09.80. Бюллетень № 33 (45) Дата опубликования описания 07.09.80 (51) М. Кл.3 Н ОЗК 13/20 (53) УДК

Info

Publication number: SU762171A1
Application number: SU772572652A
Authority: SU
Inventors: Mikhail M Parfenov
Original assignee: Ni K I Ispytatelnykh Mash
Priority date: 1977-12-29
Filing date: 1977-12-29
Publication date: 1980-09-07

Description

681.325 (088.8)

(72) Автор

изобретения Μ. М. Парфенов

(71) Заявитель Научно-исследовательский и конструкторский институт

испытательных машин, приборов и средств измерения масс

(54) СПОСОБ АНАЛОГО-ЦИФРОВОГО ПРЕОБРАЗОВАНИЯ И УСТРОЙСТВО ДЛЯ ЕГО РЕАЛИЗАЦИИ

1

Изобретение относится к вычислительной технике.

Известны способ аналого-цифрового преобразователя и устройство для его реализации, в котором в первом цикле неизвест- 5 ное напряжение интегрируется в течение постоянного интервала времени, а во втором цикле это напряжение сбрасывается с помощью опорного напряжения [1].

На точность преобразования влияют не- ю стабильность интегратора и переходные процессы.

Известны способы аналого-цифрового преобразования и устройство для его реализации, в котором измерение сигнала мо- 15 стового тензорезисторного датчика производится при двух полярностях питающего напряжения, результат измерения образуется в виде двойной время-импульсной посылки, полученной в результате интегриро- 20 вания преобразуемого сигнала на интеграторе за стабильный интервал времени и последующего сброса этого напряжения опорным напряжением обратной полярности.

Время-импульсная посылка соответствует 25 времени сброса напряжения интегратора опорным напряжением. Она состоит из двух частей, соответственно, для двух полярностей напряжения питания' мостового тензорезисторного датчика. Устройство со- 30

2

держит блок питания, выход которого через переключатель полярности соединен с входами датчика нагрузки и усилителя постоянного тока, выход датчика нагрузки соединен через последовательно соединенные масштабный усилитель, первый резистор, первый ключ, интегратор, компаратор с управляющим входом триггера полярности и первым входом первого элемента И, второй вход которого через блок управления соединен .с двумя входами триггера полярности и непосредственно — с первыми входами второго и третьего элементов И. Первый вход триггера полярности соединен с управляющим входом первого ключа, а его выходы соединены со вторыми входами второго и третьего элементов И, выход первого элемента И через триггер соединен с управляющим входом переключателя полярности. Первый выход усилителя постоянного тока соединен с первым выводом потенциометра, с первым входом блока компенсаций несимметрии и через второй резистор и второй ключ — с входом интегратора, вход второго ключа соединен с первым выходом блока компенсации несимметрии, второй выход усилителя постоянного тока соединен со вторым выводом потен.циометра, вторым входом блока компенсации несимметрии, через третий резистор —

3

со вторым выходом блока компенсации несимметрии и через третий ключ — с входом интегратора, а третий вывод потенциометра через четвертый резистор соединен с входом первого ключа [2]. 5

Недостатки способа и устройства — низкая точность преобразования.

Целью изобретения является повышение точности преобразования.

Указанная цель достигается тем, что при ю аналого-цифровом преобразовании способом, основанным на интегрировании в первом такте преобразуемого напряжения за постоянный интервал времени и интегрировании во втором такте опорного напряже- 15 ния противоположной преобразуемому полярности до заданного уровня, в первом такте интегрируют опорное напряжение противоположной преобразуемому напряжению полярности в течение времени, опре- 20 деляемого с момента начала первого такта интегрирования опорного напряжения до момента равенства результата этого интегрирования величине преобразуемого напряжения и складывают интервалы време- 25 ни интегрирования опорного напряжения в первом и втором тактах.

В устройство для реализации способа, содержащее блок питания, переключатель полярности, датчик нагрузки, масштабный 30 усилитель, усилитель постоянного тока, потенциометр, четыре резистора, три ключа, интегратор, компаратор, три элемента И, триггер, блок управления, триггер полярности, введены дополнительно два ключа, ре- 35 зистор, интегратор, компаратор, два элемента И, два элемента ИЛИ и инвертор, причем второй выход усилителя постоянного тока через последовательно соединенные дополнительный резистор, первый дополни- 40 тельный ключ, дополнительный интегратор соединен с первым входом дополнительного компаратора, второй вход которого соединен с выходом масштабного усилителя, а выходы соединены с первыми входами 45 дополнительных элементов И, вторые входы которых соединены с управляющими входами первого дополнительного ключа и первого ключа, и через инвертор — с управляющим входом второго дополнитель- 50 ного ключа, подсоединенного к входу и выходу дополнительного интегратора; третьи входы дополнительных элементов И соединены с выходами триггера полярности, а выходы соединены с первыми входами эле- 55 ментов ИЛИ, вторые входы которых соединены с выходами второго и третьего элементов И, выходы первого и второго элементов ИЛИ соединены соответственно с управляющими входами второго и третьего 60 ключей.

Структурная электрическая схема устройства приведена на фиг. 1, временные диаграммы, поясняющие сущность предложенного способа, приведены на фиг. 2. 65

762171

4

Устройство содержит датчик Нагрузки 1, масштабный усилитель 2, усилитель 3 постоянного тока, резисторы 4, 5, 6, 7, потенциометр 8, ключи 9, 10, 11, интегратор 12, компаратор 13, блок 14 управления, элемент И 15, триггер 16 полярности, блок 17 компенсации несимметрии, элементы 18 и 19, блок 20 питания, переключатель 21 полярности напряжения, триггер 22, резистор 23, ключи 24, 25, интегратор 26, компаратор 27, элементы И 28, 29, элементы ИЛИ 30, 31 и инвертор 32.

Сигнал с датчика нагрузки 1 поступает через масштабный усилитель 2, резистор 4 и ключ 9 на вход интегратора 12 и интегрируется в течение постоянного времени Т_о. Сброс напряжения интегратора 12 по окончании интервала времени Т_о производится по команде с блока 14 одним из ключей 10 или 11 от выходного напряжения усилителя 3. Для уменьшения влияния интегратора 12 и компаратора 13 на погрешность преобразования одновременно с ключом 9 начинает работать ключ 10 или 11. Время их работы определяется величиной сигнала на выходе масштабного усилителя 2 следующим образом. Одновременно с началом интервала Т_о открываются ключи 9 и 24. При этом ключ 25 закрывается. Начинается накопление на интеграторе 26 опорного напряжения, и напряжение на выходе изменяется по линейному закону. На компараторе 27 производится сравнение линейно изменяющегося выходного напряжения интегратора 26 с напряжением масштабного усилителя 2.

В момент сравнения этих напряжений выходной сигнал с элементов И 29, ИЛИ 30 или элемента ИЛИ 31 закрывает ключ 10 или 11 опорного напряжения. В результате этого напряжение, накопленное интегратором 12, представляет разность напряжений измеряемого и опорного. Следовательно, погрешность за счет влияния интегратора 12 и компаратора 13 определяется погрешностью преобразования остаточного напряжения на выходе интегратора 12, величина которого существенно меньше и зависит от момента сравнения линейно изменяющегося выходного напряжения интегратора 26 с напряжением масштабного усилителя 2. Противофазная работа ключей 24 и 25 обеспечивается за счет управления по одному сигналу ключом 9. При этом ключ 25 управляется через инвертор 32, а ключ 24 — непосредственно.

Точность преобразования повышается благодаря уменьшению влияния погрешности интегратора 12 и компаратора 13 в результате одновременного интегрирования в начальный момент интервала Т_о измеряв- ‘ мого и опорного напряжений, противоположных друг другу по знаку. По окончании интервала Т_о сброс оставшегося напряжения интегратора 12 производится также с

762171

6

............,....._ _ 5

помощью опорного напряжения. Результат преобразования представляет сумму интервалов времени, в течение которых на 'интегратор 12 подавалось опорное напряжение.

Грубая оценка величины измеряемого сигнала осуществляется с помощью формирования интервала времени Л в первом цикле, которое используется для получения более точного значения результата измерения за счет преобразования или формирования поправки к измерению в виде значения ί_χ во втором цикле.

В известном устройстве величина ί_χ соответствует полному результату измерения и измеряется с большей погрешностью.

Claims

Формула изобретения

1. Способ аналого-цифрового преобразования, основанный на интегрирований в первом такте преобразуемого напряжения за постоянный интервал времени и интегрировании во втором такте опорного напряжения противоположной преобразуемому полярности до заданного уровня, отличающийся тем, что, с целью повышения точности преобразования, в первом такте интегрируют опорное напряжение противоположной преобразуемому напряжению полярности в течение времени, определяемого с момента начала первого такта интегрирования опорного напряжения до момента равенства результата этого интегрирования величине преобразуемого напряжения, и складывают интервалы времени интегрирования опорного напряжения в первом и втором тактах.
2. Устройство для реализации способа по π. 1, содержащее блок питания, выход которого через переключатель полярности соединен с входами датчика нагрузки и усилителя постоянного тока, выход датчика нагрузки соединен через последовательно соединенные масштабный усилитель, первый резистор, первый ключ, интегратор, компаратор с управляющим входом триггера полярности и первым входом первого элемента И, второй вход которого через блок управления соединен с двумя входами триггера полярности и непосредственно с первыми входами второго и третьего элементов И, первый вход триггера полярности соединен с управляющим входом первого ключа, а его выходы соединены со вторыми входами второго и третьего элементов И, выход первого элемента И через триггер соединен

с управляющим входом переключателя полярности, первый выход усилителя постоянного тока соединен с первым выводом потенциометра, с первым входом блока компенсации несимметрии и через второй резистор и второй ключ — с входом интегратора, вход второго ключа соединен с первым выходом блока компенсации несимметрии, второй выход усилителя постоянного тока соединен со вторым выводом потенциометра, вторым входом блока компенсации несимметрии и через третий резистор — со вторым выходом блока компенсации несимметрии и через третий ключ — с входом интегратора, а третий вывод потенциометра через четвертый резистор соединен с входом первого ключа, отличающийся тем, что, с целью повышения точности преобразования, введены дополнительно два ключа, резистор, интегратор, компаратор, два элемента И, два элемента ИЛИ и инвертор, причем второй выход усилителя постоянного тока через последовательно соединенные дополнительный резистор, первый дополнительный ключ, дополнительный интегратор соединен с первым входом дополнительного компаратора, второй вход которого'соединен с выходом масштабного усилителя, а выходы соединены с первыми входами дополнительных элементов И, вторые входы которых соединены с управляющими входами первого дополнительного ключа и первого ключа и через инвертор — с управляющим' входом второго дополнительного ключа, подсоединенного к входу и выходу дополнительного интегратора, третьи входы дополнительных элементов И соединены с выходами триггера полярности, а выходы соединены с первыми входами элементов ИЛИ, вторые входы которых соединены с выходами второго и третьего элементов И, выходы первого и второго элементов ИЛИ соединены соответственно с управляющими входами второго и третьего ключей.

С присоединением заявки № 2621349/ 18-21.