SU752370A1 - Логарифмический аналого-цифровой преобразователь - Google Patents

Description

Изобретение относится к функциональным преобразователям электрических сигналов и может быть использовано в аналоговых вычислительных машинах.

Один из известных функциональных преобразователей аналоговых сигналов ⁵ содержит интегратор, ключевые элементы, компаратор, генератор тактовых сигналов, блок управления, блок цифровой индикации .

Это устройство характеризуется относительно низкой точностью функционального преобразования сигналов.

Наиболее близким к предлагаемому является логарифмический аналого-цифровой преобразователь, содержащий усилительный блок, инвертирующий вход которого через шунтирующий ключевой элемент соединен с шиной нулевого потенциала, вход устройства через Поспеловательно соединенные входной ключевой элемент и масштабирующий резистор под- ключей к инвертирующему входу усилительного блока, между неинвертирующим вхо— дом которого и шиной нулевого потенциала включен запоминающий элемент, между инвертирующим входом и выходом усилительного блока подключены интегрирующий конденсатор, а также соединенные последовательно разрядный резистор и разрядный ключ, выход усилительного блока присоединен к одному входу компаратора, другой вход которого соединен с шиной нулевого потенциала, выход компаратора подключен ко входу триггера, а через ключевой элемент обратной связи к неинвертирующему входу усилительного блока, выход триггера присоединен ко входу блока цифровой индикации, выход генератора тактовых сигналов подключен ко входу блока управления, первый выход которого соединен с управляющим входом входного ключевого элемента, второй выход блока управления подключен к дополнительному входу блока цифровой индикации £2].

Это устройство имеет невысокую точность работы из-за погрешности, вызван3 75 ной ложным срабатыванием компаратора при малых значениях выходного напряжения интегрирующего узла.

Цель изобретения - повышение точности работы.

Поставленная цель достигается тем, что в него введены модулятор и генератор опорной частоты, вход которого соединен с выходом блока цифровой индикации, выход генератора опорной частоты через модулятор подключен к дополнительному входу усилительного блока, третий выход блока управления присоединен к управляющим входам шунтирующего ключевого элемента и ключевого элемента· обратной связи, четвертый выход блока управления подключен к управляющему входу разрядного ключевого элемента и второму входу триггера.

Функциональная схема логарифмического аналого-цифрового преобразователя изображена на чертеже.

Устройство содержит входной ключевой элемент 1, шунтирующий ключевой элемент 2, ключевой элемент 3 обрат— 25 ной связи, разрядный ключевой элемент 4, усилительный блок 5, компаратор 6, запоминающий элемент 7, триггер 8, блок 9 цифровой индикации, блок 10 управления, генератор 11 тактовых сиг— зо налов, модулятор 12/генератор 13 опорной частоты, масштабирующий резистор 14_? разрядный резистор 15, интегрирующий конденсатор 16, вход 17 устройства.

Устройство работает следующим обра- 35 зом.

Цикл работы устройства разбит на четыре равных по времени такта, определяемых блоком 10 управления, который по сигналам генератора 11 тактовых сигна- 4θ лоВ в определенной последовательности формирует сигналы управления, подаваемые на связанные с ним функциональные блоки.

В такте измерения входной сигнал, ' ⁴⁵ со входа 17 устройства через замкнутый входной ключевой элемент 1 поступает на вход усилительного блока 5, и интегрируется на интегрирующем конденсаторе

16. При этом шунтирующий ключевой ⁵⁰ элемент 2, ключевой элемент 3 обратной связи и разрядный ключевой элемент 4 разомкнуты. Интегрирующий конденсатор 16 заряжается до напряжения, величина которого прямо пропорциональна величине входного сигнала устройства, времени такта измерения и обратно' пропорциональна·· постоянной времени интегри—

2370 4 рующей цепи, образованной масштабирующим резистором 14 и интегрирующим конденсат ором 16.

В следующем такте работы устройст₅ ва, такте преобразования, сигналами с блока 10 управления размыкается входной ключевой элемент 1, шунтирующий ключевой элемент 2 и ключевой элемент 3 обратной связи остаются в разомкну10 ром состоянии, триггер 8 устанавливает,ся в исходное состояние, а разрядный ключевой элемент 4 замыкается. На выходе усилительного блока 5 формируется убывающее напряжение экспоненци15 альной формы, определяемое разрядом интегрирующего конденсатора 16 через разрядные резистор и ключевой элемент 15 и 4.

Напряжение на интегрирующем конденсаторе 16 убывает до нулевого уровня; при этом на выходе компаратора 6 формируется нарастающее автоколебательное напряжение. Амплитуда выходного напряжения компаратора 6 и время достижения его максимального значения зависит от величины выходного напряжения усилительного блока 5. Триггер 8 отмечает начало генерации выходного напряжения компаратора 6 и конец преобразования. Длительность импульса на выходе триггера 8 соответствует началу и концу преобразования и·пропорциональна произведению постоянной времени разрядной цепи, образованной разрядным резистором 15 и интегрирующим конденсатором 16 на логарифм от выходного напряжения усилительного блока 5 (интегрирующего узла).

Блок 9 цифровой индикации регистрирует результат преобразования.

При работе устройства в такте компенсации блок 10 управления формирует сигналы, согласно которым входной ключевой элемент 1 и разрядный ключевой элемент 4 разомкнуты, а шунтирующий ключевой элемент 2 и ключевой элемент обратной связи 3 замкнуты. На запоминающем элементе 7 происходит запоминание напряжения дрейфа нуля усилительного блока 5 и компаратора 6 с‘точностью до произведения их коэффициентов усиления (передачи).

В такте измерения из общего напряжения (измеряемое напряжение плюс напряжение дрейфа) вычитается напряже-, ние дрейфа нуля.

В четвертом такте работы устройства, подготовительном такте, устанавливается Ь исходное состояние блок 8 цифровой индикации.

При больших значениях сигнала на ₅ входе 17 устройства увеличивается время преобразования и время близкого расположения около нуля 'хвоста' экспоненциального убывающего напряжения на выходе усилительного блока 5. ю

При таких значениях входного сигнала генератор 13 опорной частоты через модулятор 12 осуществляет подмодуляцию выходного напряжения усилительного блока 5. Вследствие этого уменьшается вероятность ложного срабатывания компаратора 6, т. е. уменьшается погрешность логарифмического преобразования входного сигнала.

Таким образом, предлагаемый логариф- 20 мический аналого-цифровой преобразователь обладает более высокой точностью работы.

Claims (2)

1. Изобретение относитс  к функциональ ным преобразовател м электрических си налов и может быть использовано в аналоговых; вычислительных: машинах. Один из известных функциональных преобразователей аналоговых сигналов содержит интегратор, ключевые элементы , компаратор, генератор тактовых сиг налов, блок управлени , блок цифровой индикации ij , Это устройство характеризуетс  относительно низкой точностью функциональ ного преобразовани  сигналов. Наиболее близким к предлагаемому  в л етс  логарифмический аналого-цифровой преобразователь, содержащий усилительный блок, инвертирующий вход которого через шунтирующий ключевой элемент соединен с шиной нулевого потенциала , вход устройства через последовательно соединенные входной ключевой элемент и масштабирующий резистор подключен к инвертирующему входу усилител ного блока, между неинвергирующим BSDдом которого и шиной нулевого потенциала включен запоминающий элемент, между инвертирующим входом и выходом усилительного блока подключены интегрирующий конденсатор, а также соединенные последовательно разр дный резистор и разр дный ключ, выход усилительного блока присоединен к одному входу компаратора , другой вход которого соединен с шиной нулевого потенциала, выход компаратора подключен ко входу триггера, а через ключевой элемент обратной св зи к неинвертирующему входу усилительного блока, выход триггера присоединен ко вхо- цу блока цифровой индикации, выход генератора тактовых сигналов подключен ко входу блока управлени , первый выход которого соединен с управл ющим входом входного ключевого элемента, второй выход блока управлени  подключен к цопо нительному входу блока цифровой индикации 2. Это устройство имеет невысокую точность работы погрешности, вызван- ной ложным срабатыванием компаратора при малых значени х выходного напр жени  интегрирующего узла. Цель изобретени  - повышение точнос ти работы. Поставленна  цель достигаетс  тем, что в него введены модул тор и генератор опорной частоты вход которого соединен с выходом блока цифровой индикации , выход генератора опорной частоты через модул тор подключен к дополнитель ному входу усилительного блока, третий выход блока управлени  присоединен к управл ющим входам шунтирующего ключевого элемента и ключевого элементаобратной св зи, четвертый выход блока управлени  подключен к управл ющему входу разр дного ключевого элемента и второму входу триггера. Функциональна  схема логарифмичес- кого аналого-цифрового преобразовател  изображена на чертеже. Устройство содержит входной ключевой элемент 1, шунтирующий ключевой элемент 2, ключевой элемент 3 обрат- ной св зи, разр дный ключевой элемент 4, усилительный блок 5, компаратор 6, запоминающий элемент 7, триггер 8, блок 9 цифровой индикации, блок 10 управлени , генератор 11 тактовых сигналов , модул тор 12 генератор 13 опорной частоты, масштабирующий резистор 14j разр дный резистор 15, интегрирующий конденсатор 16, вход 17 устройства Устройство работает следующим образом . Цикл работы устройства разбит на че тыре равных по времени такта, определ  емых блоком Ю управлени , который по сигналам генератора 11 тактовых сигна лоЬ в определенной последовательности формирует сигналы yJ paвлeни , подаваемые на св занные с ним функциональные блоки. В такте измерени  входной сигнал, со входа 17 устройства через замкнуты входной ключевой элемент 1 поступает н вход усилительного блока 5, и интегрируетс  на интегрирующем конденсаторе 16. При этом шунтирующий ключевой элемент 2, ключевой элемент 3 обратной св зи и разр дный ключевой элемент 4 разомкнуты. Интегрирующий конденсатор 16 зар жаетс  до напр жени , величина которого пр мо пропорциональна вели чине входного сигнала устройства, арелени такта измерени  и обратна пропорциональна посто нной времени интегрирующей цепи, образованной масштабирующим резистором 14 и интегрирующим конденсат ором 16. В следующем такте работы устройства , такте преобразовани , сигналами с блока Ю управлени  размыкаетс  входрой ключевой элемент 1, шунтирующий ключевой элемент 2 и ключевой элемент 3 обратной св зи остаютс  в разомкнутом состо нии, триггер 8 устанавливает .с  в исходное состо ние, а разр дный ключевой элемент 4 замыкаетс . На выходе усилительного блока 5 формируетс  убывающее напр жение экспоненциальной формы, определ емое разр дом интегрирующего конденсатора 16 через разр дные резистор и ключевой элемент 15 и 4. Напр жение на интегрирующем конденсаторе 16 убывает До нулевого уровн ; при этом на выходе компаратора 6 формируетс  нарастающее автоколебательное напр жение. Амплитуда выходного напр жени  компаратора 6 и врем  достижени  его максимального значени  зависит от величины выходного напр жени  усилительного блока 5. Триггер 8 отмечает начало генерации выходного напр жени  компаратора 6 и конец преобразовани . Длительность импульса на выходе триггера 8 соответствует началу к концу преобразовани  ипропорциональна произведению посто нной времени разр дной цепи, образованной разр дным резистором 15 и интегрирующим конденсатором 16 на логарифм от выходного напр жени  усилительного блока 5 {интегрирующего узла). Блок 9 цифровой индикации регистрирует результат преобразовани . При работе устройства в такте компенсации блок 10 управлени  формирует сигналы , согласно которым входной ключевой элемент 1 и разр дный ключевой элемент 4 разомкнуты, а шунтирующий , ключевой элемент 2 и ключевой элемент обратной св зи 3 замкнуты. На запоминающем элементе 7 Происходит запоминание напр жени  дрейфа нул  усилительного блока 5 к компаратора 6 сточностью до произведени  их коэффициентов усилени  (передачи). В такте измерени  из общего нйпр жени  (измертемое напр жение плюс напр жение дрейфа) вычитаетс  напр же-, sue дрейфа нул . В четвертом такте работы устройства подготовительном такте, устанавливаетс  Ь исходное состо ние блок 8 цифровой индикации. При больших значени х сигнала на входе 17 устройства увеличиваетс  врем  преобразовани  и врем  близкого рас положени  около нул  хвоста экспонен циального убывающего напр жени  на вы ходе усилительного блока 5, При таких значени х входного сигнал генератор 13 опорной частоты через мо дул тор 12 осуществл ет подмодул цию выходного напр жени  усилительного бло ка 5. Вследствие этого уменьшаетс  вер  тность ложного срабатывани  компарато ра 6, т. е. уменьшаете   погрешность логарифмического преобразовани  входного сигнала. Таким образом, предлагаемый логари мический аналого-цифровой преобразователь обладает более высокой точностью работы. Формула изобретени  Логарифмический аналого-цифровой преобразователь, содержащий усилительный блок, инвертирующий вход которого через шунтирующий ключевой элемент соединен с шиной нулевого потенциала, вход устройства через последовательно соединенные входной ключевой элемент и масштабирующий резистор подключен к инвертирующему входу усилительного блока, между неинвертирующим входом которого и шиной нулевого потенциала включен запоминающий элемент, между инвертирующим входом и выходом усилительного блока подключены интегрирующий конденсатор, а также соединенные последовательно разр дный резистор и разр дный ключевой элемент, выход усилительного блока присоединен к одному входу компаратора, другой вход которого соединен с шиной нулевого потенциала, выход компаратора подключен ко входу триггера, а через ключевой элемент обратной св зи - к неинвертирующему входу усилительного блока, выход триггера присоединен ко входу блока цифровой индикации , выход генератора тактовых сигналов подключен ко входу блока управлени , первый выход которого соединен с управл ющим вход ом входного ключевого элемента, второй выход блока управлени  подключен к дополнительному входу блока Цифровой индикации, отличающийс   тем, что, с целью повышени  точности работы, в него введены модул тор и Генератор опорной частоты, вход которого соединен с выходом блока цифровой индикации, выход генератора опорной частоты через модул тор подключен к дополнительному входу усилительного блока, третий выход блока управлени  присоединен к управл ющим входам шунтирующего ключевого элемента и ключевого элемента обратной св зи, четвертый выход блока управлени  подключен к управл ющему входу, разр дного ключевого элемента и второму входу триггера . Источники информации, прин тые во внимание при экспертизе 1.Цифровые электроизмерительные приборы. Под ред. Шл нндина Н. М. М., Энерги , 1972, с. 161-164, рис. 3-1,
2. 2.Электроника, Мир, 1973, № 14, с. 57-58 (прототип).