SU1241142A1 - Частотный дискриминатор - Google Patents

Abstract

Изобретение относитс  к измерительной технике. Может быть использовано дл  быстрого измерени  отклонени  частоты от номинального значени . Цель изобретени  заключаетс  в повышении разрешающей способности и чувствительности при измерении знакопеременных частот относительно номинальной частоты. Дл  достижени  цели в устройство, состо щее из измерител  периода 1, регистра 2, сумматор а 9 с выходом 10, цифроаналоговых преобразователей 7, 8, введены регистр константы 4, арифметический блок 3, посто нное запоминающее устройство 5, две группы элементов И 11, 12, элемент НЕ 13, элемент задержки 6. Входные клеммы устройства обозначены 14-16. Измеритель периода 1 содержит формирователи 17, 22, 25, элементы И 18, 23, 24, 30, 31, делитель частоты .19, триггер 20, генератор опорной частоты 21, элементы задержки 26, 29, счетчики 27, 28, элемент ИЛИ 32. Устройство позвол ет путем программировани  информации в  чейках посто нной пам ти устанавливать требуемую крутизну диЬкриминационной характеристики . Это позвол ет увеличить чувствительность -преобразовани  при соот- ветствуницем выборе частоты f опорного генератора. Раздельна  запись информации в  чейках посто нной пам ти дл  положительных и отрицательных значений частот позвол ет осуществл ть измерение знакопеременных частот относительно номинальной частоты , величина которой задаетс  кодом в регистре константы. 2 ил. (/ W

Description

Изобретение относитс  к измерительной технике и может быть, использовано дл  быстрого измерени  отклонени  частоты от номинального значени  .

Цель изобретени  - повьшение разрешающей способности и чувствительности при измерении знакопеременных частот относительно номиналкной частоты за счет управлени  крутизной дискриминационной характеристики.

На чертеже приведена функциональна  схема частотного дискриминатора.

.Частотный дискриминатор содержит измеритель 1 периода, регистр 2, арифметический блок 3, регистр 4 кон станты, посто нное запоминающее устройство (ПЗУ) 5, элемент 6.задержки, первый и второй цифроаналоговые преобразователи 7 ri 8, сумматор 9 с выходом . 10, перва  и втора  группы элементов И 11 и 12, элемент НЕ 13 и входные клеммы 14-16.

Измеритель 1 периода содержит формирователь 17, элемент И 18, делител 19 частоты, триггер 20, генератор 21 опорной частоты, формирователь 22, элементы И 23 и 24, формирователь 25 элемент 26 задержки, счетчики 27 и 28, элемент 29 задержки, элементы И 30 и 31 и элемент ИЛИ 32,

В частотном дискриминаторе после- довательно соединены измеритель 1 периода, регистр 2, выход которого соединен с первым входом арифметического блока 3, второй вход которого соединён с выходом регистра 4 константы , а кодовые выходы - с адресными входами посто нного запоминающего устройства 5. Выход знакового разр да арифметического блока 3 соединен со старшим разр дом адресного входа посто нного запоминающего устройства 5 и с входом элемента 6 задержки . Выходы посто нного запоминающего устройства соединены с первыми входами группы элементов И 11 и 12, вторые входы первой из которых через элемент НЕ 13, вторые входы второй из которых непосредственно соединены с выходом элемента 6 задержки, а выходы - с информационными входами соответственно первого 7 и второго 8 цифроаналоговых преобразователей, вспомогательные входы которых соединены с источниками эталонного напр жени  соответственно положительной и отрицательной пол рности. Выходы

- ь ,

241142

/

цифроаналоговых преобразователей через сумматор 9 соединены с выходной клеммой 10 частотного дискриминатора. В измерителе 1 периода вход фор3 мировател  17.соединен с входом 16 устройства, первый вход элемента И 18 соединен с выходо.м формировател  17, а второй - с входной клеммой 14 устройства, счетный вход делите л  19 частоты соединен с выходом элемента И 18, а его установочный вход - с входной клеммой 15 устройства , счетный вход триггера 20 соединен с выходом делител  19 частоты,

5 а его пр мой и инверсный выходы - с входами формирователей 22 и 25 к с. первыми входами соответственно элементов И 23 и 24, вторые входы которых соединены с выходом опорного ге20 нератора 21, а выходы - с входами соответственно счетчиков 27 и 28, выходы формирователей 22 и 25 соединены через элементы 26 и 29 задержки с установочныьда входами счетчиков 27

и 28 и с входами элементов И 30 и 31, выходы которых соединены через элементы ИЛИ 32 с выходом, измерител  1 периода, выходы счетчиков 27 и 28 соединены с вторыми входами элемен .30 тов И 30 и 31.

Частотный дискриминатор работает следующим образом.

До начала работы в ПЗУ 5 должна быть записана двоична  информаци  от35 дельно дл  положительных и отрица тельных значений выходного напр жени . В  чейки посто нной пам ти необходимо записать Р-разр дные двоичные числа, отдел ющие крутизну изме40 рител  и диапазон измер емых знакопеременных частот.

Перед началом работы на клемму 15 устройства поступает импульсный сигнал , осуществл ющий установку-дели45 тел  19 в исходное состо ние. Начало работы определ етс  подачей .на клемму 14 устройства разрешакнцего потенциала , поступан цего на второй вход элемента И 18. Входной сигнал неиз50 вестной частоты f, пройд  входной формирователь 17 и открытый элемент И 18, поступает на счетньй вход делител  19, коэффициент делени  К которого определ ет разрешающую спо-г

55 собность измерител . Формирователь 17 обеспечивает выработку коротких импульсов в моменты пересечени  амплитуды входного гармонического сигнала нулевого уровн , поэтому на его выходе формируютс  импульсы с частотой следовани  2f. С выхода делител  19 на счетный вход триггера 20 поступают импульсы с частотой следовани  2f/K. Быстродействующий триггер 20 формирует пр моугольные импульсы длительностью , равной периоду следовани  импульсов на его входе (), Пр моугольные импульсы положитель- ной пол рности с пр мого и инверсног выходов триггера 20 поочередно поступают на входы элементов И 23 и 24 и формирователей 22 и 25 коротких импульсов ., соответственно. Элементы И 23 и 24 под действием пр моугольных импульсов поочередно пропускают на входы счетчиков 27 и. 28 импульсы высокой частоты fg опорного генератор 21. Р-разр дные двоичные коды Ыу соответствующие числу прошедших через элементы И импульсов частоты fg, с выходов элементов И 30 и 31 считываютс  короткими импульсами формирователей 22 к 25, выраба- тываемыми по концу пр моугольных импульсов триггера 20, и через элементы ИЛИ 32 поступают на вход регистра 2, После каждого считывани  кодов , с задержкой, определ емой элемен тами 26 и 29, осуществл етс  установка счетчиков 27 и 28 в исходное состо ние. Таким образом, счетчик 27 обеспечивает измерение длительности периода входного сигнала с нечетными номерами, а счетчик 28 - с четными. На первые вход арифметического блока 3 с выхода регистра 2 поступают коды N с темпом, равным K/2f. На второй вход арифметическо- го блока поступает неизменный код Njj с выхода регистра 4 константы. Числовое значение кода определ етс  значени ми опорной частоты ц, номинальной частоты входных сигналов f и коэффициентом делени  К.

Арифметический блок 3 осзгществл - ет вычитание значений кодов , причем при f f на его выходе формирзпотс  отрицательные числа - -Np,a при f fн положительные числа +Nп. Разностные числа со знаком (±Np) с вькода арифметического блока 3 поступают на адресные входы. ПЗУ 5 и определ ют номера  чеек, из которых считываютс  коды числовых значений выходного напр жени  - Np,

5 О 5 20 5 о 0 5

g 5

5

которые поступают на входы групп элементов И 11 и 12. Сигна.пы знакового разр да арифметического блока 3 определ ет ту область посто нной пам ти, из которой необходимо считать информацию. При отрицательном знаке, что соответствует положительным значени м входной частоты относительно ЕЙ, адреса  чеек однозначно соответствуют кодам Np, при положительном знаке, что соответствует отрицательным значени м входной частоты , адреса  чеек соответствуют значени м кодов Np, увеличенным на величину М 2, где & - номер стар шего разр да. Кроме того, сигнал знакового разр да через элемент 6 задержки управл ет пропусканием кодов N,, через элемент НЕ 13 группой элементов И 11 на входы первого цифро- аналогового прео бразовател  7 (при положительном знаке)или непосредственно группойэлементов И12 иавходы второго цифроаналовогопреобразовател  В {при отрицательномзнаке).

Таким образом на выходах цифро- аналоговых преобразователей 7 и 8, а следовательнЪ J и на выходе сумматора 9 формируетс  знакопеременное напр жение, однозначно соответствующее измеренным значени м частоты входного сигнала.

Предлагаемый дискриминатор позвол ет путем программировани  информации в  чейках посто нной пам ти устанавливать требуемую крутизну дискриминационной характеристики,

..что увеличивает чувствительность преобразовани  при соответствующем выборе частоты i опорного генератора . Кроме того, раздельна  запись

.информации в  чейках посто нной пам ти дл  положительных и отрицательных значений частот позвол ет осуществл ть измерение знакопеременных частот относительно номинальной частоты, величина которой задаетс  кодом в регистре константы.

Claims (1)

1. Формула изобретени 

   Частотный дискриминатор, содержащий последовательно соединенные измеритель периода и регистр, а также сумматор, выход которого  вл етс  выходом устройства, а входы соединены с выходами первого и второго цифро- аналоговых преобразователей, о т личающийс  тем, что, с целью повышени  разрешающей способности и чувствительности, в него вве даны регистр константы, арифметический блок, посто нное запоминающее устройство, две группы элементов И, элемент НЕ, элемент задержки, причем выход регистра соединен, с первым входом арифметического блока, второй вход которого соединен с выходом регистра константы, выходы «ко- торого соединены с адресными входами посто нного запоминающего устройства выход знакового-разр да арифметичес кого блока соединен со старшим разр дом адресного входа посто нного за

   поминающего устройства и с входом элемента задержки, выходы посто нного запоминающего устройства соединены с первыми входами групп элементов И, вторые входы перчой иэ которых через элемент НЕ и вторые входы второй из которых непосредственно соединены с выходом элемента задержки , а выходы групп элементов И соединены с информационными входами соответственно , первого и второго циф- роаналоговых преобразователей, вспомогательные входы которых соединены с источниками эталонного напр жени  соответственно положительной и отрицательной пол рности.