SU1088113A1 - Преобразователь фазового сдвига во временной интервал - Google Patents

Преобразователь фазового сдвига во временной интервал Download PDF

Info

Publication number
SU1088113A1
SU1088113A1 SU833537528A SU3537528A SU1088113A1 SU 1088113 A1 SU1088113 A1 SU 1088113A1 SU 833537528 A SU833537528 A SU 833537528A SU 3537528 A SU3537528 A SU 3537528A SU 1088113 A1 SU1088113 A1 SU 1088113A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
trigger
inverter
converter
Prior art date
Application number
SU833537528A
Other languages
English (en)
Inventor
Станислав Леонидович Селезнев
Original Assignee
Предприятие П/Я В-2097
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я В-2097 filed Critical Предприятие П/Я В-2097
Priority to SU833537528A priority Critical patent/SU1088113A1/ru
Application granted granted Critical
Publication of SU1088113A1 publication Critical patent/SU1088113A1/ru

Links

Landscapes

  • Measuring Phase Differences (AREA)
  • Measurement Of Unknown Time Intervals (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

ПРЕОБРАЗОВАТЕЛЬ ФАЗОВОГО СДВИГА ВО ВРЕМЕННОЙ ИНТЕРВАЛ, содержащий первый, второй и третий триггеры , источник опорного напр жени , интегратор, первый и второй ключи, инвертор, детектор нул  и два формировател , выход одного из которых, подключен к первому входу первого триггера, второй вход которого соеди ней с вь ходом второго формировател  и со счетным входом второго триггера| выход источника опорного напр жени  подключен к потенциальному входу первого ключа, выходы первого и ключей через интегратор и детектор нул  соединены с вторым входом третьего триггера, первый вход которого подключен к инверсному выходу второго триггера и управл ющему входу второго ключа, потенциальный вход которого соединен с выходом инвертора, отличающийс  тем, что, с целью повышени  точности преобразовани , в него дополнительно введены преобразователь период - код, эле- мент И и цифроаналоговый преобразователь , потенциальный вход которого соединен с выходом источника опорного напр жени , выход - с входом инвертора , пр мые выходы первого и вто (Л С рого триггеров соединены через элемент И с управл ющим входом-первого ключа, пр мой выход второго триггера через преобразователь период-код под ключен к управл ющим входам цифроаналогового преобразовател . 00 00 со

Description

1 Изобретение относитс  к электроизмерительной технике и может быть использовано при измерении фазовых сдвигов. Известен преобразователь фазового сдвига во временной интервал, содер .(жащий источник опорного напр жени , четьфе ключа, два интегратора, инвертор , детектор нул , два триггера, задатчик времени, элемент И, два эле мента ИЛИ, распределитель импульсов и два формировател  коротких импульсов TI . Недостатками устройства  вл ютс  низкое быстродействие, вызванное последовательным преобразованием измер емых величин, и значительна  сложность конструкции, обусловленна  структурным методом построени  дл  обеспечени  необходимой точности. Наиболее близким к предлагаемому по технической сущности  вл етс  преобразова -ель фазового сдвига во временной интервал, содержащий три триггера, источник опорного напр жени , два интегратора, три ключа, инвертор , детектор нул  и два формировател  коротких импульсов, выход одного из которых подключен к первому входу первого триггера, второй вход которого соединен с выходом второго формировател  коротких импульсов, выход источника опорного напр жени  подключен к потенциальным входам пер вого и второго ключей, управл ющие входы которых соединены соответствен но с выходом первого триггера и с пр ьалм выходом второго триггера, инверсный выход которого подключен к .первым входам третьего ключа и треть его триггера, выход первого ключа через первый интегратор и детектор нул  соединен с вторым входом третьего триггера, выход второго ключа через второй интегратор и инвертор подключен ко второму входу третьего ключа, выход которого св зан.со вхо .дом первого инвертора . Однако известное устройство харак теризуетс  невысокой точностью преоб разовани , вызванной зависимостью посто нной времени интегратора от температуры окружакнцей среды. Цель изобретени  - повышение трчности преобразовани . Поставленна  цель достигаетс  тем что в преобразователь фазового сдвига во временной интервал, содержащий Пе вый, второй и третий триггеры, источ 13. 2 ник опорного напр жени , интегратор, первый и второй ключи, инвертор, детектор нул  и два формировател , выход одного из которых подключен к первому входу первого триггера, второй вход которого соединен с выходом второго формировател  и со счетным входом второго триггера, выход источника опорного напр жени  подключен к потенциальному входу первого ключа, выходы первого и второго ключей через интегратор и детектор нул  соединены со вторьм входом третьего триггера, первый вход которого подключен к инверсному выходу второго триггера и управл ющему входу второго ключа, потенциальный вход которого соединен с выходом инвертора, дополнительно введены преобразователь период - код, элемент И и цифроаналоговый преобразователь , потенциальный вход которого соединен с выходом источника опорного напр жени , выход - со входом инвертора , пр мые выходы первого и второго триггеров соединены через элемент И с управл кмцим входом первого ключа, пр мой выход второго триггера .через преобразователь период - код подклюг ен к управл ющим входам цифроаналогового преобразовател . На чертеже приведена функциональна  схема преобразовател  фазового сдвига во временной интвервал. Преобразователь содержит формирователи 1 и 2 коротких импульсов, выходы которых соединены со входами первого триггера 3, а выход формировател  2 подключен к счетному входу второго триггера 4. Выход первого триггера 3 и пр мой выход второго триггера 4 через элемент И 5 соединены с управл ющим входом первого ключа 6. Пр мой выход второго триггера 4 подключен ко входу преобразовател  7 период - код, выходы которого соединены с управл ющими входами цифроаналогового преобразовател  8. Потенциальные входы ключа 6 и преобразовател  8 соединены с выходом источника 9 опорного напр жени . Выход преобразовател  8 через инвертор 10 соединен с управл ющим входом второго ключа 11, а выходы ключей 6 и 11 через последовательно соединенные интегратор 12 и детектор 13 нул  подключены ко второму входу третьего триггера 14, первый вход которого соединен с инверсным выходом второго 31 триггера 4 и управл ющим входом ключа 1 1 . Устройство работает следующим обр эом. В исходном состо нии на вход формировател  1 поступает напр жениеи, а на вход формировател  2 - напр жение и , относительно которого измер етс  фаза напр жени  U. В момент перехода напр жений U и U2 через нулевой уровень от отрицательного значени  к положительному на выходах формирователей 1 -и 2 образуютс  короткие импульсы, которые, поступа  на входы триггера 3, формируют на его выходе временной интервал t, пропорциональный фазовому сдвигу V причем где Т - период колебаний напр жений U-, и U2. На пр мом выходе второго триггера А формируетс  импульс длительностью Т, пропускающий через элемент 5 каждый нечетный период напр жени  импульс длительностью t, который с выхода элемента 5 открывает .ключ 6, и интегратор 12 зар жаетс от источника опорного напр жени  до напр жени  где t - посто нна  времени интегра тора 12. Импульс длительностью Т с выхода второго триггера 4 преобразуетс  преобразователем 7 в код N, причем , где К. - передаточный коэффициент преобразовател  7. На выходе преобразовател  В выра батьюаетс  напр жение , где Ку передаточный коэффициент преобразовател  8. На выходе инвертора 10 вьфабатываетс  напр жение прохождении очередного импульса от формировател  2 второй триггер 4 перебрасываетс , закрываетс  ключ 6, открываетс  ключ 11 и перебрасьшаетс  третий триггер 14, формиру  начало временного интервала tj;. Напр жение U4 поступает на вход интегратора 12 и начинает разр жать его. Интегратор 12 разр жаетс  до нул  за врем  При этом напр жение (-Vonn . откуда Так как где К - коэффициент пропорциональности . При достижении нулевого уровн  на .выходе интегратора 12 детектор 13 нул  перебрасывает триггер 14, формиру  на его выходе временной интер-вал tx Таким образом, изобретение позвол ет повысить точность измерени  фа зовых сдвигов за счет исключени  из окончательного результата погрешностей , вызванных температурными и врененными уходами интегратора.

Claims (1)

  1. ПРЕОБРАЗОВАТЕЛЬ ФАЗОВОГО СДВИГА ВО ВРЕМЕННОЙ ИНТЕРВАЛ, содержащий первый, второй и третий триггеры, источник опорного напряжения, интегратор, первый и второй ключи, инвертор, детектор нуля и два формирователя, выход одного из которых, подключен к первому входу первого триггера, второй вход которого соединен с выходом второго формирователя и со счетным входом второго триггера, выход источника опорного напряжения подключен к потенциальному входу первого ключа, выходы первого и второго ключей через интегратор и детектор нуля соединены с вторым входом третьего триггера, первый вход которого подключен к инверсному выходу второго триггера и управляющему входу второго ключа, потенциальный вход которого соединен с выходом инвертора, о тлич ающий с я тем, что, с целью повышения точности преобразования, в него дополнительно введены преобразователь период - код, элемент И и цифроаналоговый преобразователь, потенциальный вход которого соединен с выходом источника опорного напряжения, выход - с входом инвертора, прямые выходы первого и второго триггеров соединены через элемент И с управляющим входом первого ключа, прямой выход второго триггера через преобразователь период-код подключен к управляющим входам цифроаналогового преобразователя.
    801 CIS
SU833537528A 1983-01-11 1983-01-11 Преобразователь фазового сдвига во временной интервал SU1088113A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU833537528A SU1088113A1 (ru) 1983-01-11 1983-01-11 Преобразователь фазового сдвига во временной интервал

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU833537528A SU1088113A1 (ru) 1983-01-11 1983-01-11 Преобразователь фазового сдвига во временной интервал

Publications (1)

Publication Number Publication Date
SU1088113A1 true SU1088113A1 (ru) 1984-04-23

Family

ID=21044580

Family Applications (1)

Application Number Title Priority Date Filing Date
SU833537528A SU1088113A1 (ru) 1983-01-11 1983-01-11 Преобразователь фазового сдвига во временной интервал

Country Status (1)

Country Link
SU (1) SU1088113A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1. Авторское свидетельство СССР № 949808, кл. Н 03 К 13/20, 1982, 2. Авторское свидетельство СССР № 678666, кл. Н 03 К 13720, 1979. *

Similar Documents

Publication Publication Date Title
SU1088113A1 (ru) Преобразователь фазового сдвига во временной интервал
SU1285602A1 (ru) Устройство формировани блочного балансного троичного кода
SU1337811A1 (ru) Преобразователь разности фаз в напр жение
SU630748A1 (ru) Цифровой интегрирующий вольтметр
SU375566A1 (ru) Цифровой вольтметр
SU412678A1 (ru)
SU468590A1 (ru) Преобразователь положени пучка
SU370701A1 (ru) Всесоюзная
SU1706019A1 (ru) Генератор ступенчато-пилообразного напр жени
SU1191921A1 (ru) Устройство дл определени максимального значени
SU1298831A1 (ru) Умножитель частоты следовани импульсов
SU984038A1 (ru) Устройство дл преобразовани частоты в код
SU488163A1 (ru) Цифровой фазометр
SU611158A1 (ru) Цифровой измеритель периода
SU610028A1 (ru) Фазометр
SU1160320A1 (ru) Устройство для измерения тока
SU389624A1 (ru) Аналого-цифровой преобразователь
SU926764A1 (ru) Преобразователь переменного напр жени в код
SU818006A1 (ru) Интегрирующий преобразователь на-пР жЕНи B иНТЕРВАл ВРЕМЕНи
SU769734A1 (ru) Способ аналого-цифрового преобразовани и устройство дл его осуществлени
RU1812619C (ru) Устройство дл формировани треугольного сигнала
SU1476403A2 (ru) Преобразователь разности фаз в напр жение
SU569025A1 (ru) Преобразователь посто нного напр жени (тока) в частоту следовани импульсов
SU611205A1 (ru) Преобразователь пр мого последовательного кода в дополнительный
SU1241142A1 (ru) Частотный дискриминатор