SU611205A1 - Преобразователь пр мого последовательного кода в дополнительный - Google Patents

Преобразователь пр мого последовательного кода в дополнительный

Info

Publication number
SU611205A1
SU611205A1 SU752102376A SU2102376A SU611205A1 SU 611205 A1 SU611205 A1 SU 611205A1 SU 752102376 A SU752102376 A SU 752102376A SU 2102376 A SU2102376 A SU 2102376A SU 611205 A1 SU611205 A1 SU 611205A1
Authority
SU
USSR - Soviet Union
Prior art keywords
bus
elements
tact
code converter
additional code
Prior art date
Application number
SU752102376A
Other languages
English (en)
Inventor
Александр Захарович Подколзин
Original Assignee
Предприятие П/Я Г-4372
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я Г-4372 filed Critical Предприятие П/Я Г-4372
Priority to SU752102376A priority Critical patent/SU611205A1/ru
Application granted granted Critical
Publication of SU611205A1 publication Critical patent/SU611205A1/ru

Links

Landscapes

  • Dc Digital Transmission (AREA)

Description

ii чогг-p-i .i-f; --;.-ieAUHTOB li cooTBeTCTHciiiid. :i4-И .И плоды Ko-r)jM)ix H вторые входы iiepiiorrj n i-i-fTber(- :),ic:vieiiT()B И соединены с т1рувл к)ijKii питой отрицательного потенциала, третьи первого и третьего элементов И соединены с третьим входом второго преобразовател  нр мого кода в обратный, четвертый вход которого еоединен е выходом второго элемента ИЛИ, н тый - с выходом э;1емента НЕ, а второй и третий выходы еоединены с третьим и четвертым входами первого элемента ИЛИ.
Иа чертеже представлена блок-схема предлагаемого устройства.
Устройство содержит два преобразовател 
Iи 2 пр мого кода в обратный, элементы И 3-6, элементы ИЛИ 7-10, шину 11 входного кода, шины 12 и 13 четных и нечетных тактовых импульсов, выходную шину 14, управл ющие И1ИНЫ 15 и 16 положительного и отрицательного потенциалов и шину 17 начальной установки преобразователей пр мого кода в обратный.
Преобразователи пр мого кода в обратный содержат триггеры 18-19 и элементы И 20- 23. Единичные входы триггеров 18-19 подключены к ншне 17 начальной установки, нулевые входы - к выходам элементов ИЛИ 9- 10. Шина 11 входного кода подключена к элементам И 21-23, а через элемент НЕ 24 - к элементам 20-22.
Рассмотрим работу устройства на примере преобразовани  кодов Л i 0,...0111, ,... ..0101, ,... 1010.
Пример }. Преобразование пр мого положительного числа Л) 0,... 0111 в дополнительный .
Перед началом преобразовани  осуш,ествл  етс  нредварительна  установка в «1 триггеров 18-19 путем подачи на шину 17 импульса в такте to. Кроме того, на элементы И 21, 23. св занные с единичными выходами триггеров, подаетс  по шине 15 управл ющий потенциал, соответствующий si gn/4 0.
Такт 1 t;. В первом такте серии ti(lt|) на шину 11 поступает младщи|1 разр д числа, при этом срабатывает элемену И 23. Элементы И 3-6, 20-22 остаютс  .йкрытыми, ц этот разр д проходит через элемент ИЛИ 7 на выход устройства.
Такт 112.. В первом такте серии to(lt;)) на шину 11 поступает второй разр д числа. Элемент И 21 открываетс , (элементы И 3-6, 20, 22, 23 закрыты), и второй разр д поступает на выходную шину 14
Такт 2t|. Во втором такте ti(2t|) на шину
IIпоступает тpetий разр д числа, при этом снова срабатывает элемент И 23 (элементы И 3-6, 20-22 закрыты), и третий разр д поступает па выход устройства и т. д. В дальнейшем процесс преобразовани  числа Л i происходит аналогичным описанному образом.
Пример 2. Преобразование пр мого кода отрицательного числа ,...0101 в дополнительпый .
Перед началом преобразовани  оба триггемп устанавливаютс  в «1. На элементы И 3,
4, 19, 2). 22 ii L3 л ющий потеициа.к сот вс1Чт кмций sign.ii --;. Такт Itj. В такте t| на niiiH 11 постхнает 11г)вый разр д чмсла, при этом элемент И 23 (элемслггы И 4, 6. 20-22 остаютс  закрытыми), этот разр д элемента ИЛИ 7 проходит на выход устройства. В такге Iti открываетс  элемент И 3. и триггер 18 переходит в состо ние «О.
Такт t2. В такте t;, на шину 11 поступает второй разр д числа («О), при этом инверсное значение разр да («I) через элемент И 20 и элемент ИЛИ 7 проходит на шину 14. В такте И2, откр15пзаетс  элемент И 6, и триггер
18устанавливатес  в «О, элементы 4. 5, 21 - 23 остаютс  в течение действи  1акта Игзакрытыми .
Такт 2 ti. В такте 21, на шину И поступает третий разр д числа («1). Ilieepcnoe значение разр да («О) поступает на шину 14, элемент И 22 остаетс  закрытым. В такте 21.;
открываетс  элемент И 5 и потен11иал с «нулевого выхода триггера 12 поступает через элемент ИЛИ 9 на «нулевой вход триггера 18, подтвержда  его состо ние. Кроме того, нулевое состо ние триггера 18 подтвреЖдаетс  сигналом , ноступаюшим с выхода элемента И 3.
Элементы И 4, 6, 20, 21 и 23 остаютс  в такте 21; закрытыми. Процесс преобразовани  числа Ai в да.чьнейшем продолжаетс  аналогичным образом.
Пример 3. Преобразование пр мого кода
отрицательного числа ,... 1010.
Перед началом преобразовани  оба триггера устанавливаютс  в состо ние «1. На элементы 3,4, 20-23 подаетс  по шине 16 управл ющий потенциал, соответствующий sigпЛз l. Такт lt|. В такте 1 t| на шину 11 поступает
первый разр д числа («О). Элемент И 23 остаетс  закрытым. Инверсное значение разр да («1) не проходит через элемент И 22, так как на «нулевом выходе триггера 19 - «нулевой уровень потенциала. В результате на шину 14 в такте Иг импульс не иоступает. В такте lt|
элементы И 3-6, 20;И 21 остаютс  закрытыми. Такт Itj. В такте И... на шину И поступает второй разр д числа («1), при этом открываетс  элемент И 21 (элементы И 3, 5, 6, 22, 23 остаютс  закрытыми), этот разр д через элемент ИЛИ 7 нроходит на выход устройства. В такте 11 открываетс  элемент И 4, и триггер
19нереключаетс  в «О.
Дальнейшее преобразоваппе осуществл етс  так же, как и в примере 2.
Таким образом, преобразование п-разр дно го пр мого кода в последовательный осуществл етс  предлагаемым устройством, з;; n управл ющих тактовых сигналов, т. е. быстродсйствие устройства повышаетс  в два раза выше по сравнению с известными преобразовате.п мп.

Claims (2)

1.Авторское свидетельство СССР № 259472,ч кл. G 06 F5/02, 1966.
2.Патент ФРГ № 1287629, кл. 21 а, 36/20, 5 1969.
SU752102376A 1975-01-22 1975-01-22 Преобразователь пр мого последовательного кода в дополнительный SU611205A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU752102376A SU611205A1 (ru) 1975-01-22 1975-01-22 Преобразователь пр мого последовательного кода в дополнительный

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU752102376A SU611205A1 (ru) 1975-01-22 1975-01-22 Преобразователь пр мого последовательного кода в дополнительный

Publications (1)

Publication Number Publication Date
SU611205A1 true SU611205A1 (ru) 1978-06-15

Family

ID=20609206

Family Applications (1)

Application Number Title Priority Date Filing Date
SU752102376A SU611205A1 (ru) 1975-01-22 1975-01-22 Преобразователь пр мого последовательного кода в дополнительный

Country Status (1)

Country Link
SU (1) SU611205A1 (ru)

Similar Documents

Publication Publication Date Title
SU611205A1 (ru) Преобразователь пр мого последовательного кода в дополнительный
SU665303A1 (ru) Устройство дл перебора сочетаний
SU1095195A1 (ru) Множительно-делительное устройство
SU902249A1 (ru) Преобразователь интервала времени в цифровой код
SU1088113A1 (ru) Преобразователь фазового сдвига во временной интервал
SU801243A1 (ru) Рециркул ционный измеритель временныхиНТЕРВАлОВ
SU1179541A1 (ru) Преобразователь код-частота
SU1265735A1 (ru) Цифровой регулируемый преобразователь напр жени
SU785865A1 (ru) Устройство дл преобразовани параллельного кода в последовательный
SU1396239A1 (ru) Формирователь сигналов со сдвигом фазы
SU485463A1 (ru) Устройство дл делени двух напр жений
SU796769A1 (ru) Устройство дл умножени фазовогоСдВигА МЕжду дВуМ пЕРиОдичЕС-КиМи СигНАлАМи
SU1337811A1 (ru) Преобразователь разности фаз в напр жение
SU815844A1 (ru) Пороговое устройство
SU1075393A1 (ru) Преобразователь серий импульсов в пр моугольные импульсы
SU497718A1 (ru) Устройство формировани псевдослучайных сигналов сложной структуры
SU811278A1 (ru) Вычислительное устройство
SU957436A1 (ru) Счетное устройство
SU432545A1 (ru) Устройство управления
SU1193764A1 (ru) Умножитель частоты
SU752317A1 (ru) Устройство дл ввода информации
SU741181A1 (ru) Преобразователь частоты в код
SU915255A1 (ru) Устройство для преобразования аналоговой информации1
SU786009A2 (ru) Управл емый делитель частоты
SU527821A1 (ru) Преобразователь напр жени в частоту