SU1179541A1 - Преобразователь код-частота - Google Patents
Преобразователь код-частота Download PDFInfo
- Publication number
- SU1179541A1 SU1179541A1 SU833649274A SU3649274A SU1179541A1 SU 1179541 A1 SU1179541 A1 SU 1179541A1 SU 833649274 A SU833649274 A SU 833649274A SU 3649274 A SU3649274 A SU 3649274A SU 1179541 A1 SU1179541 A1 SU 1179541A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- group
- output
- inputs
- bus
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
ПРЕОБРАЗОВАТЕЛЬ КОД - ЧАСТОТА , содержащий комбинационный сумматор , п-1 входов первой группы которого вл ютс соответствующими входными шинами, а п входов второй группы подключены к соответствующим п выходам регистра, вход синхронизации которого подключен к тактовой шине, отличающийс тем, что, с целью повьшени точности, в него введены цифровой компаратор и сумматор по модулю два, выход которого вл етс выходной шиной, а входы подключены соответственно к п-му выходу регистра и к выходу цифрового компаратора, п-1 входов первой группы которого подключены к соответствующим п-1 выходам комбинационного сумматора, каждьй т-й вход второй группы, где i 1,2,...,п-2, объединен с соответствующим (i+1)-M входом первой группы комбинационного сумматора, ()-й вход второй группы подключен к общей шине, а вход разрешени сравнени - к выхоа 9 ду переноса (n-l)-ro разр да комбинационного сумматора, вход (О реноса младшего разр да которого подключен к общей шине, п-й вход первой группы - к шине логической единицы, а t выходов - к соответствующим г входам регистра.
Description
СО
Stijroff. 1 Изобретение относитс к вычис- лительной технике и может быть использовано при построении устройст дл формировани бинарньЬс сигналов с частотной манипул цией и нулевой начальной фазой импульсных посьток Цель изобретени .- повьпиение точности. Поставленна цель достигаетс при формировании сложных сигналов за счет прив зки нулевой фазы к началу частотной посылки. На фиг. 1 изображена структурна схема преобразовател ; на фиг. 2 временные диаграммы, по сн ющие ег работу. Преобразователь содержит комбинационный сумматор 1, п-1 входов первой группы (А). которого подклю чены к соответствующим входным шинам 2 , а п входов второй группы (В) - к соответствующим выходам регистра 3. Входы регистра 3 подключены к соответствующим выходам комбинационного сумматора 1. Вход переноса младшего разр да (С) ком бинационного сумматора 1 подключен к общей шине. Выход переноса (п-1)-го разр да комбинационного сумматора 1 подключен к входу разрешени ,сравн ни цифрового компаратора 4, выход которого подключен к первому входу сумматора 5 по модулю два, второй вход которого соединен с выходом п-го разр да регистра 3, с тактовой шиной 6, а выход вл етс выходной шиной 7. п-1 входов первой группы (А) цифрового комапартора подключен к соответст вующим выходам комбинационного сум матора 1, каждый i-ый вход второй группы (В), где i 1,2, . .. ,п-2 к соответствующему (1+1)-му входу первой группы комбинационного сумматора 1, (п-1)-ый вход второй группы - к общей шине, а вход разрешени сравнени (С) - к выходу переноса (п-1)-го разр да (Pj. ) комбинационного сумматора 1, вход переноса младшего разр да (CQ) которого подключен к общей шине, п-ы вход первой группы - к шине логиче кой единицы 8. Преобразователь работает следую щим образом. В исходном положении на такто вую шину 6 Поступают импульсы с 12 частотой следовани fд.. На входных шинах,2 установлен нулевой код. Выходы комбинационного сумматора 1 и регистра 3 не измен ют своего состо ни и устойчиво удерживаетс двоичное число (1,0,0,...,0). Выход переноса п-1 разр да находитс в нулевом состо нии, и цифровой компаратор 4 закрыт. В некоторый момент времени на входных шинах 2 устанавливаетс некоторое нечетное число, что соответствует установке числа F-1 на входах А компаратора 4, при этом под действием тактовых импульсов по каждому шагу состо ние выходов комбинационного сумматора 1 увеличиваетс на число F. В тот момент, когда состо ние выходов комбинационного сумматора (1+i)F превысит величину 2 , где i - пор дковый номер следовани импульсов с момента установки числа F, на выходе переноса ( п-1)-го разр да Р f, устанавливаетс единица, открывающа цифровой компаратор 4, п-ый разр д комбинационного сумматора 1 переходит в нулевое состо ние, и цифровой компаратор 4 сравнивает число (1-i-i)F-2 определенное п-1 разр дами входов А с числом установленным на входах В. Если число на входах А больше числа на входах В цифрового компаратора 4, то его выход устанавливаетс в единичное состо ние, и на выходе сумматора 5 в результате получаетс состо ние, противоположное состо нию вь1ходного п-го разр да регистра 3. Если же число на входах А меньше или равно числу на входах В цифрового компаратора 4, . то, соответственно, его выход устанавливаетс в нулевое состо ние, и jHa выходе сумматора 5 получаем состо ние , совпадающее с состо нием выходного п-го разр да регистра 3. По (1+2)-му импульсу выход переноса (п-1)-го разр да Р,,/) устанавливаетс в нулевое состо ние и цифровой компаратор 4 запираетс , а на выходной шине 7 устанавливаетс нулевой потенциал, соответствующий состо нию п-го разр да регистра 3. Далее Состо ние комбинационного сумматора 1 снова увеличиваетс до
по влени единицы переноса (п-1)-г6 разр да; при этоМ состо ние п-го разр да комбинационного сумматора 1 измен етс на противоположное и цифровым компаратором 4 производитс коррекци смены состо ни по выходу преобразовател . После про хождени 2 импульсов состо ние комбинационного сумматора 1 равно исходному , и при смене кодй на входных шийах 2 нова бинарна последовательность начинаетс с нулевой фазы.
Пример. В таблице приведены состо ние выходов прёобразовател , по данйым которой построены временные диаграммы работы устройства (фиг. 2).
Как-ВИДНО из диаграммы фиг. 2е, выходнай бинарна последовательность характеризуетс нечетной симметрией
. , i . ,N-1. у(.) -у(),
-% в то врем как на фиг. 2г бинарна пocлeдoвaтehьнocть, получаема в
случае использовани устр&йства-прототипа , асимметрична. -
Преобразование Фурье такой последовательности (фиг. 2е) Имеет только синусоидальные составл юн(ие, слтедовательно, начало импульсной посыпки соответствует нулевой фазе. При этом амплитуда частотной составfп F/2 может быть сшл ющей fp ределена из формулы
2
где N - наибольший общий делитель
F и N.
Как видно из формулы, если F и И числа взаимно простые, то есть F нечетное число и N 1, при S(f5) практически не зависит от F,
и паразитна амплитудна модул ци отсутствует.
Если F четное, на входах А компаратора 4 устанавливаетс число F/2, и амплитуда основной составл ющей
«
уже при |,
4 отличаетс от всего на 3%.
vi
«и
Claims (1)
- ПРЕОБРАЗОВАТЕЛЬ КОД - ЧАСТОТА, содержащий комбинационный сумматор, п-1 входов первой группы которого являются соответствующими входными шинами, а η входов второй группы подключены к соответствующим η выходам регистра, вход синхронизации которого подключен к тактовой шине, отличающийся тем, что, с целью повышения точности, в него введены цифровой компаратор и сумматор по модулю два, выход которого является выходной шиной, а входы подключены соответственно к η-му выходу регистра и к выходу циф-’ рового компаратора, п-1 входов первой группы которого подключены к соответствующим п-1 выходам комбинационного сумматора, каждый -г-й вход второй группы, где 1= 1,2,...,п-2, объединен с соответствующим G+1)-M входом первой группы комбинационного сумматора, (п-1)-й вход второй группы подключен к общей шине, а вход разрешения сравнения - к выходу переноса (п-1)-го разряда комбинационного сумматора, вход переноса младшего разряда которого подключен к общей шине, п-й вход первой группы - к шине логической единицы, а η выходов - к соответствующим ή входам регистра.S9SU ,,, 11795411 1179541 2
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU833649274A SU1179541A1 (ru) | 1983-10-03 | 1983-10-03 | Преобразователь код-частота |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU833649274A SU1179541A1 (ru) | 1983-10-03 | 1983-10-03 | Преобразователь код-частота |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1179541A1 true SU1179541A1 (ru) | 1985-09-15 |
Family
ID=21084322
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU833649274A SU1179541A1 (ru) | 1983-10-03 | 1983-10-03 | Преобразователь код-частота |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1179541A1 (ru) |
-
1983
- 1983-10-03 SU SU833649274A patent/SU1179541A1/ru active
Non-Patent Citations (1)
Title |
---|
Орнатский run. Автоматические измерени и приборы. Киев, 1980, с. 288-289, рис. 7-19. Авторское свидетельство СССР № 966890, кл. Н 03 К 13/02. 1981. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5789992A (en) | Method and apparatus for generating digital pulse width modulated signal using multiplied component and data signals | |
SU1179541A1 (ru) | Преобразователь код-частота | |
US3911427A (en) | Digital-to-analog converter | |
US3732376A (en) | Time division multiplex coder | |
US4291387A (en) | Analog to digital conversion weighting apparatus | |
SU966890A1 (ru) | Преобразователь код-частота | |
SU873406A1 (ru) | Блок управлени преобразовател напр жени в код последовательного приближени | |
SU1315973A2 (ru) | Преобразователь временного интервала в двоичный код | |
SU1356233A1 (ru) | Устройство дл кодировани звуковых сигналов с инерционным компандированием | |
SU1594690A2 (ru) | След щий аналого-цифровой преобразователь | |
SU1069155A1 (ru) | Преобразователь кода числа из системы остаточных классов в напр жение | |
SU862353A2 (ru) | Цифровой генератор гармонических колебаний | |
SU1277095A1 (ru) | Устройство дл суммировани @ @ -разр дных двоичных чисел | |
SU1034174A1 (ru) | Нониусный преобразователь кода во временной интервал | |
SU1506553A1 (ru) | Преобразователь частота-код | |
SU756632A1 (ru) | Преобразователь двоичного кода во временной интервал 1 | |
SU611205A1 (ru) | Преобразователь пр мого последовательного кода в дополнительный | |
SU425358A1 (ru) | Пересчетное устройство | |
SU1370655A1 (ru) | Устройство дл перебора сочетаний | |
SU955417A1 (ru) | Многоканальное цифровое фазосдвигающее устройство | |
SU1649676A1 (ru) | Преобразователь кодов | |
SU1571612A1 (ru) | Цифровой коррел тор сигналов различной доплеровской частоты | |
SU801243A1 (ru) | Рециркул ционный измеритель временныхиНТЕРВАлОВ | |
SU527826A1 (ru) | Делитель с переменным коэффициентом делени | |
SU858202A1 (ru) | Устройство дл цифрового управлени тиристорным импульсным преобразователем (его варианты) |