SU425358A1 - Пересчетное устройство - Google Patents

Description

1

Изобретение относитс  к вычислительной технике и может быть использовано дл  построени  пересчетных схем с дробным коэффициентом пересчета.

Пересчетные схемы позвол т реализовать коэффициенты пересчета К,  вл щиес  целыми числами. Во многих практических задачах, однако, возникает необходимость в таком преобразовании частот следовани  импульсов, которое приводит к дробному коэффициенту пересчета. Выполнить такое преобразование с помощью известных пересче-гаых схем не представл етс  возможным.

Цель изобретени  - расширение области применени  пересчетных схем за счет возможности реализации всех возможных коэффициентов пересчета, а не только тех, которые выражаютс  целыми числами.

Предлагаемое устройство позвол ет реализовать любой дробный коэффициент нересчета с ошибкой положени  выходных импульсов во времени по отношению к импульсам требуемой выходной последовательпости, не превосход щей половины периода входной частоты.

Дл  этого предлагаетс  с помощью пересчетной схемы, дискретных и логических схем из входной последовательности импульсов на выход устройства пропускать только те, которые наиболее близко отсто т от импульсов требуемой выходной последовательности.

На чертеже приведен пример реализации пересчетной схелгы дл  ,88.

Предлагаема  пересчетна  схема имее-i: 1 -вход импульсов 1000 гц; 2 - схему запрета; 3 - пересчетную схему с 4 - задерукку на 1 такт входно частоты; 5 - выход импульсов 127 гц; 6 - счетчнк импульсов до 127; 7 - схе.ма 8 - пр мой выход первого разр да счетчика; 9 - пр мой выход второго счетчика; 10 - инвертированный выход третьего разр да счетчика.

Псресчетпа  схема с дробным коэффициентом пересчета образована схемой запрета 2, подключенной ко входу пересчетной схемы с коэффициентом нересчета (К), равным ближайп1ему целолгу числу, мсньн1ему требуемого 1;оэффицнента нересчета /( (//С/ - цела  часть Л ), выход пересчетпой схемы 3 подаетс  на счетчик импульсов 6 и одновременно елужит выходом всего устройства, определенные разр ды 8, 9, 10 счетчика импульсов 6 через логическую схему 7 и схему задержки 4 подключены к запрещающему входу схемы запрета 2. Оеповггой вход схемы запрета 2  вл етс  входом устройства.

Работа устройства происходит следующим образом.

Импульсы входной частоты / подаютс  на вход 1 и через схему запрета 2 на пересчетную схему 3 с коэффициентом нересчета (К},

равным ближайшему целому числу меньшему необходимого коэффициента цересчета /С (//С/ -цела  часть /С). Если на занрещающий вход схемы запрета 2 не нодавать никаких сигналов, то дл  получени  на выходе 5 устройства числа импульсов, равного выходной частоте F, на вход требуетс  подать IKI-F импульсов. Но дл  реализации требуемого коэффициента пересчета F импульсов выходной частоты должны вырабатыватьс  за K-F тактов входной частоты. Следовательно, если подать на запрещающий вход схемы 2/.f- //С/.f {/(}.f импульсов ({К.}- дробна  чдсть числа /С), то на выходе 5 устройства F выходных имнульсов будут вырабатыватьс  ровно за /CF тактов входной частоты , что и позволит реализовать дробный коэффициент цересчета /С. Дл  того, чтобы минимизировать ошибку временного положени  выходных имнульсоц относительно импульсов требуемой выходной последовательности, необходимо запрещать подачу входных импульсов в строго определенные моменты времени. Эти моменты выбираютс  следующим образом . Абсолютна  ошибка временного положени  импульса на выходе 5 устройства по отношению к импульсам требуемой последовательности равна п()п{К} (  - номер импульса выходной последовательности). Поэтому дл  достижени  наибольшей точности импульсы на зпарещающий вход схемы 2 необходимо нодавать в моменты времени, соответствующие выполнению услови  («{/С} - ,5 ГЕХ (вх - период повторени  входных имнульсов, т - число импульсов, ранее поданных на занрещающий вход). Это значит , что в качестве очередного выходного импульса выбираетс  импульс, совпадающий с импульсом входной частоты, который расположен наиболее близко по времени к соответствующему импульсу требуемой выходной последовательности. Такой снособ выбора момента нодачи имнульса на запрещающий вход гарантирует абсолютную ошибку, не нревышающую ноловины периода входной частоты, так как всегда найдетс  импульс входной частоты, отсто щий от импульса требуемой выходной носледовательности на величину , не большую ноловины периода частоты {.

Схема, вырабатывающа  сигналы, которые подаютс  на запрещающий вход схемы 2, состоит из счетчика импульсов 6, логической схемы 7 и элемента задерлши 4 на один такт входной частоты. На вход счетчика 6, емкость которого численно равна значению выходной частоты F, нодаютс  имнульсы с выхода пересчетной схемы 3. Таким образом цикл работы счетчика заканчиваетс  за F импульсов.

Логическа  схема 7 подключаетс  к выходам счетчика и реализует нереключательную функцию, равную единице нри тех состо ни х счетчика, при которых на запрещающий йход 5 схемы запрета должен быть подан сигнал. Из предыдущего  сно, что общее число импульсов , вырабатываемых логической схемой за цикл работы счетчика должно быть равно f{K}.

0 Дл  по снени  принципа ностроени  подобных схем рассмотрим следующий нример. Необходимо реализовать пересчетную схему, преобразующую входные импульсы с частотой 1000 ГЦ в выходные импульсы с частотой

5 127 ГЦ. Соответствующа  схема должна иметь

J л, г 1000 коэффициент пересчета равнын л -:

л. I

- 7 «7,88. Пересчетна  схема 3 имеет

коэффициент цересчета, равный . Емкость счетчика 6 численно равна выходной частоте устройства . Проверка услови 

5/  {/С}-/п,/ 0,5

показывает, что дл  получени  минимальной ошибки, импульсы на запрещающем входе схемы 2 должны подаватьс  во все такты

„ выходной частоты за исключением 4, 12, 20, 28, 36, 44, 52, 60, 68, 76, 84, 92, 100, 108, 116, 124-го такта.

Схема задержки служит дл  согласовани  времени прихода входного и запрещающего

импульсов и принципиально не вли ет на работу схемы, а только сдвигает начало отсчета на один такт.

Предмет изобретени 

0 Пересчетное устройство, содержащее схему занрета с подключенной к ее выходу пересчетной схемой с коэффициентом пересчета, равным ближайщему целому числу, меньшему требуемого коэффициента пересчета, от5 л и чающа с  тем, что, с целью получени  дробного коэффициента цересчета с ошибкой положени  выходных импульсов на величину не более ноловины периода входной частоты, оно содержит счетчик импульсов с емкостью,

0 численно равной значению выходной частоты, логическую схему и устройство задержки на один такт входной частоты, при этом выход пересчетной схемы,  вл ющийс  выходом всего устройства, соединен со входом счетчика импульсов, выходы соответствующих разр дов которого через логическую схему и устройство задерл ки на один такт входной частоты подключены к запрещающему входу схемы запрета.

О