SU756632A1

SU756632A1 - Преобразователь двоичного кода во временной интервал 1

Info

Publication number: SU756632A1
Application number: SU782722118A
Authority: SU
Inventors: Boris Ya Burdaev
Original assignee: Boris Ya Burdaev
Priority date: 1978-11-27
Filing date: 1978-11-27
Publication date: 1980-08-15

Description

Изобретение относится к устройствам вычислительной техники и может быть использовано в устройствах преобразования и кодирования информации 5 вычислительно-управляквдих информационных комплексов.

Известно устройство, содержащее рециркулятор, образованный линией задержки с элементом управления, первойιθ схемой ИЛИ, усилителем и блокирующей схемой, счетчик импульсов, соединенный через дешифратор и вентиль с триггером, блок установки кода, преобразователь код-напряжение, реверсивный регистр, вентили ввода кода, счетчик импульсов образцовой частоты, схему сравнения кодов и вторую схему ИЛИ, один вход которой подключен ко входу всего устройства, второй вход 20 к выходу вентиля, а выход - к запускающему входу вентилей ввода кода, включенных между входами счетчика импульсов и выходами блока установки кода, с которыми связаны первые 25 входы схемы сравнения кодов, вторые входы которой соединены с выходами счётчика импульсов образцовой частоты, а выходы - со входами реверсивного регистра, выход которого через βθ

2

преобразователь код-напряжение подключен к элементу управления линии задержки р].

Однако для этого устройства характерна большая, ошибка преобразования. .

Известно устройство, содержащее генератор эталонной частоты и триггер, соединенные со входами схемы совпадения, счетчик, вход которого соединен с выходом схемы совпадения, а выходы подключены ко входам дешифратора, первая дополнительная схема совпадения, ко входам которой подключены генератор эталонной частоты' и схема сравнения, дополнительный ключ, вход установки которого подключен к первой дополнительной схеме совпадения, входы которой соединены с генератором эталонной частоты и выходом дополнительного ключа, а также элемент задержки, через который выход второй дополнительной схемы совпадения соединен со входами сброса ключей й .

Однако для устройства характерна большая ошибка преобразования за счет рассинхронизации переднего фронта импульса начала преобразования

756632

с передним фронтом импульса заполнения.

Целью изобретения является повышение точности преобразования.

Поставленная цель достигается тем, что в преобразователь двоичного кода во временной интервал, Содержащий генератор эталонной частоты, прямой выход которого соединен с первым входом первого элемента И, второй вход которого соединен с единичным выходом первого триггера,единичный вход которого соединен с шиной импульса начала временного интервала, а нулевой вход с выходом элемента задержки и с нулевым входом второго триггера, единичный выход которого соединен с первым входом второго элемента И, выход которого соединен со входом элемента задержки и с шиной импульса конца интервала, счетчик, выход которого соединен последовательно через дешифратор, третий элемент И с единичным входом второго триггера, введены третий и четвертый триггеры, элементы ИЛИ,

НЕ, четвертый элемент И, первый вход которого соединен с инверсным выходом генератора эталонной частоты, второй вход со вторым входом первого элемента И, третий вход с единичным выходом третьего триггера, а выход соединен с первым входом элемента ИЛИ и нулевым входом четвертого триггера, единичный вход которого соединен с нулевым входом второго триггера, а единичный выход с третьим входом первого элемента И, выход которого соединен со вторым входом элемента ИЛИ и нулевым входом третьего триггера, единичный вход которого соединен с нулевым входом первого триггера, при этом выход элемента ИЛИ подключен ко входу счетчика, ко второму входу второго элемента И и через элемент НЕ ко второму входу третьего элемента И.

На чертеже представлена структурная схема преобразователя двоичного кода во временной интервал.

Устройство содержит генератор эталонной частоты, первый, второй, третий и четвертый элементы 2, 3,

4, 5 И, элемент 6 ИЛИ, первый, второй, третий и четвертый триггеры 7", 8, 9, 10, элемент 11 НЕ, элемент 12 задержки, счетчик 13, дешифратор 14, шина 15 импульса начала временного интервала, шина 16 импульса конца интервала.

Преобразователь двоичного кода во временной интервал работает следующим образом.

Началу формирования временного интервала предшествует запись в.определенные разряды счетчика кода обратного преобразуемому коду и установки в исходные состояния всех триггеров.

Импульс начала преобразования, поступающий на единичный вход триггера 7, устанавливает его в единичное состояние. При этом на первые управляющие входы элементов 2 и 5 и подается потенциал, разрешающий прохождение импульсов генератора эталонной частоты. Ближайший по фазе к импульсу начала преобразования импульс генератора эталонной частоты (с прямого или инверсного выхода) поступает на вход элементов 2 и 5 И и через элемент ИЛИ на вход счетчика, переключая при этом в нулевое состояние триггер 9 или триггер 10, производя заполнение счетчика от ближайшей по фазе серии импульсов генератора эталонной частоты (прямой или инверсной). Послепрохождения Ν-го импульса эталонной частоты все триггеры счетчика устанавливаются в состояние ”1", при этом дешифратор формирует на управляющем входе элемента 4 И разрешающий потенциал. Импульс паузы между Ν-м и

(Ν + 1 )-м импульсами, снимаемый с инвертора, поступает на сигнальный вход элемента 4 И и устанавливает в единичное состояние триггер 8, устанавливая при этом на управляющем входе элемента 13 И потенциал, разрешающий прохождение на выход устройства N + 1-го импульса эталонной частоты в качестве импульса конца временного интервала, который поступает затем через элемент 14 задержки на нулевые входы триггеров 7, 8 и на единичные входы триггеров 9 и 10, устанавливая их в исходное состояние. При этом элемент задержки выбирается так, чтобы суммарное время задержки на нем и элементе 3 И не превышало периода следования импульсов эталонной частоты.

Таким образом, предлагаемый преобразователь двоичного кода во временной интервал позволяет повысить точность преобразования - погрешность преобразования устройства при отсутствии синхронизации между импульсом начала преобразования и импульсом заполнения при любой скважности импульсов генератора эталонной частоты будет меньше половины периода эталонной частоты.

Claims

Формула изобретения

Преобразователь двоичного кода во временной интервал,' содержащий генератор эталонной частоты, прямой выход которого соединен с первым входом первого элемента И, второй вход которого соединен с единичным выходом первого триггера, единичный вход которрго соединен с шиной импульса начала временного интервала, а нулевой вход с выходом элемента задержки и с нулевым входом второго триггера,

5

756632

6

единичный выход которого соединен с Первым входом второго элемента И, выход которого соединен со входом элемента задержки и с выходной шиной импульса конца интервала, счетчик, выход которого соединен последователь-5 но через дешифратор, третий элемент И с единичным входом второго триггера, отличающийся тем, что, с целью повышения точности преобразования, введены третий и четвер- ю тый триггеры, элементы ИЛИ, НЕ, четвертый элемент И, первый вход которого соединен с инверсным выходом генератора эталонной частоты, второй вход со вторым входом первого элемента И, третий вход с единичным выходом третьего триггера, а выход соединен с первым входом элемента ИЛИ и

нулевым входом четвертого триггера, единичный вход которого соединен с нулевым входом второго триггера, а единичный выход с третьим входом пер вого элемента И, выход которого соединен со вторым входом элемента ИЛИ и нулевым входом третьего триггера, единичный вход которого соединен с нулевым входом первого триггера, при этом выход элемента ИЛИ подключен ко входу счетчика, ко второму входу вто рого элемента И и через элемент НЕ ко второму входу третьего элемента И