SU553749A1 - Пересчетное устройство - Google Patents

Пересчетное устройство

Info

Publication number
SU553749A1
SU553749A1 SU2335940A SU2335940A SU553749A1 SU 553749 A1 SU553749 A1 SU 553749A1 SU 2335940 A SU2335940 A SU 2335940A SU 2335940 A SU2335940 A SU 2335940A SU 553749 A1 SU553749 A1 SU 553749A1
Authority
SU
USSR - Soviet Union
Prior art keywords
elements
inputs
output
inverter
stage
Prior art date
Application number
SU2335940A
Other languages
English (en)
Inventor
Валерий Яковлевич Загурский
Original Assignee
Институт Электроники И Вычислительной Техники Ан Латвийской Сср
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Институт Электроники И Вычислительной Техники Ан Латвийской Сср filed Critical Институт Электроники И Вычислительной Техники Ан Латвийской Сср
Priority to SU2335940A priority Critical patent/SU553749A1/ru
Application granted granted Critical
Publication of SU553749A1 publication Critical patent/SU553749A1/ru

Links

Landscapes

  • Manipulation Of Pulses (AREA)
  • Measuring Phase Differences (AREA)

Description

1
Изобретение относитс  к автоматике и вычислительной технике, может быть использовано в качестве распределител , регистра сдвига счетчика и т. п., ъ измерительной и вычислительной аппаратуре.
Известно пересчетное устройство, содержащее потенциальные логические элементы.
Недостатки известного устройства - ограниченна  емкость и низкое быстродействие.
Наиболее близко -к предлагаемому пересчетное устройство, каждый каскад которого содержит два элемента И, элемент ИЛИ и инвертор, причем выходы элементов И соединены со входами элемента ИЛИ, выход которого соединен с инвертором.
Недостатком известного устройства  вл етс  сравнительно низкое быстродействие, что св зано с необходимостью использовани  трехфазной синхронизации.
Цель изобретени  - повышение быстродействи  - достигаетс  тем, что в пересчетпое устройство, каждый каскад которого содержит два элемента И, элемент ИЛИ и инвертор , причем выходы элементов И соединены со входами элемента ИЛИ, выход которого соединен с инвертором, в каждый каскад введен третий элемент И, выход которого соединен со входом элемента ИЛИ, a входы соединены с первыми входами первого и второго элементов И, которые соединены соответственно с выходом инвертора предшествующего каскада и с тактовой шиной, причем в один из каскадов введен четвертый элемент И, выход которого соединен со входом элемента ИЛИ этого разр да, входы-с выходами инверторов двух других каскадов, a выход элементов ИЛИ соединен со вторыми входами первого и второго элементов И данного разр да . Ири четном числе каскадов во всех каскадах кроме одного выход элемента ИЛИ предшествующего каскада непосредственно соединен с объединенными входами первого и третьего элементов И последующего каскада , вторые входы третьих элементов И соединены соответственно с парафазными тактовыми шинами.
На фиг. 1 показана структурна  схема пересчетного устройства при нечетном числе каскадов, на фиг. 2--при четном числе каскадов .
Устройство содержит элементы И 1-3, элементы ИЛИ 4, инверторы 5 и дополнительный элемент И 6, причем выходы элементов И 1-3 каждого каскада соединены со входами элемента ИЛИ того же каскада, выход элемента ИЛИ каждого разр да соединен со вторыми входами элементов И 1 и 2 того же разр да, первые входы элементов И 1 и 3 соединены с выходом инвертора предыдущего разр да, второй вход элемента И 3 и
первый вход элемента И 2 соединены с тактовой шиной. При нечетном числе каскадов в один из каскадов введен дополнительный элемент И 6, выход которого соединен со входом элемента ИЛИ этого каскада, а входы- с выходами инверторов двух других каскадов . При четном числе каскадов во всех каскадах кроме одного выход элемента ИЛИ предшествующего каскада непосредственно соединен с объединенными входами первого и третьего элементов И последующего каскада , а вторые входы вторых и третьих элементов И соединены соответственно с парафазными тактовыми шинами.
Рассмотрим работу устройства, показанного на фиг. 1.
В исходном состо нии элементы И 1 второго и третьего каскадов выключены, и на выходе инвертора первого каскада логический нуль, а на выходах инверторов второго и третьего каскадов - логическа  единица. Пусть на вход подаетс  последовательность счетных импульсов. При поступлении первого импульса срабатывает элемент И 3 третьего каскада. В результате этого на выходе элемента ИЛИ 4 этого разр да устанавливаетс  единица, и с помощью элемента И 1 замыкаетс  цепь положительной обратной св зи, обеспечива  запоминание состо ни  «единица элемента ИЛИ 4 этого разр да. На выходе инвертора устанавливаетс  состо ние «нуль. Состо ние выходов 7 и 8 не измен етс , поскольку входной единичный сигнал подтверждает состо ние «единица элемента ИЛИ 4 первого каскада, и изменение состо ни  второго каскада блокируетс  ло входам элементов И 1 и 3 с выхода инвертора первого разр да и по входу элемента И 2 с выхода элемента ИЛИ 4 сигналом «нуль. После окончани  сигнала «единица на входе выключаютс  элементы И 2, 3 лервого каскада. Это приводит к установке нул  на выходе элемента ИЛИ 4 данного каскада и к по влению единицы на выходе инвертора 5 первого каскада . Таким образом, к началу второго сигнала на входе измен ютс  состо ни  первого и третьего каскадов. Важной особенностью устройства  вл етс  возможность надежного
запоминани  состо ни  каскада в зависимости от комбинации сигналов с выхода предшествующего каскада и со входа. Элемент И 6 исключает блокировку работы устройства,
поскольку при по влении запрещенного кодового состо ни  111, например из-за помех, оно автоматически переводитс  в 011-исходное состо ние устройства. После действи  второго и третьего сигналов устройство возвращаетс  в исходное состо ние.
Таким образом, при трех каскадах устройство выполн ет лересчет на три, т. е. на единицу больше, чем прототип. В случае четного числа каскадов принцип работы устройства
остаетс  прежним. Быстродействие устройства при этом не уменьшаетс .

Claims (2)

1. Пересчетное устройство, каждый каскад которого содержит два элемента И, элемент ИЛИ и инвертор, причем выходы элементов И соединены со входами элемента ИЛИ, выход которого соединен с инвертором, отличающеес  тем, что, с целью повышени  быстродействи , в каждый каскад введен третий элемент И, выход которого соединен со входом элемента ИЛИ, а входы соединены с первыми входами первого и второго элементов И, которые соединены соответственно с выходом инвертора предшествующего каскада и с тактовой шиной, причем в один из каскадов введен четвертый элемент И, выход которого соединен со входом элемента ИЛИ
этого разр да, входы-с выходами инверторов двух других каскадов, а выход элементов ИЛР1 соединен со вторыми входами первого и второго элементов И данного разр да .
2. Пересчетное устройство по л. 1, отличающеес  тем, что при четном числе каскадов во всех каскадах кроме одного выход элемента ИЛИ предшествующего каскада непосредственно соединен с объединенными
входами первого и третьего элементов И последующего каскада, вторые входы вторых и третьих элементов И соединены соответственно с парафазиыми тактовыми шинами.
IfUi.l
SU2335940A 1976-03-19 1976-03-19 Пересчетное устройство SU553749A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU2335940A SU553749A1 (ru) 1976-03-19 1976-03-19 Пересчетное устройство

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU2335940A SU553749A1 (ru) 1976-03-19 1976-03-19 Пересчетное устройство

Publications (1)

Publication Number Publication Date
SU553749A1 true SU553749A1 (ru) 1977-04-05

Family

ID=20652792

Family Applications (1)

Application Number Title Priority Date Filing Date
SU2335940A SU553749A1 (ru) 1976-03-19 1976-03-19 Пересчетное устройство

Country Status (1)

Country Link
SU (1) SU553749A1 (ru)

Similar Documents

Publication Publication Date Title
SU553749A1 (ru) Пересчетное устройство
SU395989A1 (ru) Накапливающий двоичный счетчик
SU1172004A1 (ru) Управл емый делитель частоты
RU2037958C1 (ru) Делитель частоты
SU488344A1 (ru) Реверсивный распределитель
SU1277387A2 (ru) Делитель частоты следовани импульсов
SU1166294A1 (ru) Распределитель
SU1128390A1 (ru) Делитель частоты следовани импульсов
SU1193658A1 (ru) Устройство дл сравнени двоичных чисел
SU1503065A1 (ru) Формирователь одиночного импульса
SU830378A1 (ru) Устройство дл определени поло-жЕНи чиСлА HA чиСлОВОй ОСи
SU993460A1 (ru) Пересчетное устройство
SU756632A1 (ru) Преобразователь двоичного кода во временной интервал 1
SU510712A1 (ru) Частотно-импульсное вычитающее устройство
SU594530A1 (ru) Ячейка пам ти дл регистра сдвига
SU1272500A1 (ru) Счетное устройство с контролем
SU1104464A1 (ru) Устройство управлени
SU397907A1 (ru) УСТРОЙСТВО дл ВОЗВЕДЕНИЯ В КВАДРАТ ЧИСЕЛ, ПРЕДСТАВЛЕННЫХ В УНИТАРНОМ КОДЕ
SU718931A1 (ru) Счетчик по модулю восемь
SU617846A1 (ru) Делитель частоты на шесть
SU530460A1 (ru) Полусчетное кольцо
SU1167730A1 (ru) Счетчик-умножитель импульсов
SU370604A1 (ru) УСТРОЙСТВО дл СРАВНЕНИЯ СЛЕДУЮЩИХ ДРУГ ЗА ДРУГОМ ЧИСЕЛ
SU684710A1 (ru) Фазоимпульсный преобразователь
SU614444A1 (ru) Устройство накоплени цифрового интегратора