SU1166294A1

SU1166294A1 - Распределитель

Info

Publication number: SU1166294A1
Application number: SU833666731A
Authority: SU
Inventors: Александр Владимирович Щербак; Нина Григорьевна Батовская
Original assignee: Предприятие П/Я А-7160
Priority date: 1983-11-23
Filing date: 1983-11-23
Publication date: 1985-07-07

Abstract

РАСПРЕДЕЛИТЕЛЬ, содержаш ,ий дешифратор, счетчик, первый элемент И и RS-триггер, S-вход которого соединен с входом запуска, а единичный выход - с первым входом первого элемента И, второй вход которого подключен к первому входу распределител , а выход - соединен с входом счетчика, отличающийс тем, что, с целью расширени функциональных возможностей, в него введены блок ключей, второй и третий элементы И, расширительимпульсов , m соединенных последовательно двоично-дес тичных счетчиков, (т-1) дешифраторов , коммутатор, блок элементов И и блок RS-триггеров, выходы счетчика соединены с соответствующими входами блока ключей, выходы которого через второй элемент И подключены к входу расширител импульсов, выход которого соединен с вх.одом сброса счетчика и с входом первого двоично-дес тичного счетчика, выходы m двоично-дес тичных счетчиков через соответствующие дешифраторы соединены с соответствующими входами коммутатора, выходы которого подключены к входам соответствующих элементов . И блока и входам третьего элемента И, другие входы которых соединены с вторым входом распределител , i выходы элементов И блока через соответ (Л ствуюш,ие триггеры подключены к выходным шинам распределител , а выход третьего элемента И соединен с R-входом RS-триггера.

Description

о о: ю ;о

4ih

Изобретение относитс к импульсной технике и может быть использовано в различных вычислительных и автоматических системах.

Цель изобретени - расширение функциональных возможностей.

На фиг. 1 представлена блок-схема предлагаемого устройства; на фиг. 2 - циклограмма получени двух импульсов при использовании двух двоично-дес тичных счетчиков и двух дешифраторов; на фиг. 3 - пример соединени дешифраторов и элементов И с помощью коммутатора дл организации циклограммы фиг. 2.

Распределитель содержит (фиг. 1) RSтриггер 1, первый элемент И 2, к-разр дный счетчик 3, второй элемент И 4, блок 5 ключей, третий элемент И 6, m двоично-дес тичных счетчиков 7, гп дешифраторов 8, коммутатор 9, блок 10 элементов И, блок 11 RS-триггеров, расширитель 12 импульсов , первый и второй входы 13 и 14, вход 15 запуска и выходы 16 распределител .

Вход 13 через первый элемент И 2, другой вход которого соединен с пр мым выходом RS-триггера 1, подключен к входу к-разр дного счетчика 3, выходы через соединенные последовательно блок 5 ключей и второй элемент И 4 подключены к входу расширител 12 импульсов, выход которого соединен с входом сброса счетчика 3 и входом первого счетчика 7, выходы m двоично-дес тичных счетчиков 7 через соответствующие дешифраторы 8 подключены к входам коммутатора 9, выходы которого через соединенные последовательно блоки 10 элементов И и блок 11 RS-триггеров подключены к соответствующим выходам 16,причем соответствуюшие выходы коммутатора 9 соединены с третьим элементом И 6, выход которого подключен к R-входу RSтриггера 1.

Устройство работает следующим образом.

На вход 15 распределител подаетс запускающий импульс (фиг. 2 а), который устанавливает в единичное состо ние RSтриггер 1. В результате итого снимаетс блокировка с сигнала по входу 13 и синхронизирующие импульсы начинают поступать на вход к-разр дного счетчика 3 (фиг. 2 б), при этом последний начинает переключатьс в состо ни 1, 2

По достижении состо ни , определенного ключами блока 5 ключей,, на выходе второго элемента И 4 формируетс импульс (фиг. 2 в) и через расширитель 12 импульсов поступает на вход первого из m двоично-дес тичных счетчиков 7. Этим же импульсом приводитс в исходное состо ние к-разр дный счетчик 3. Далее процесс переключени состо ний счетчика 3 повтор етс .

Импульсами с выхода расширител 12 импульсов первый из m двоично-дес тичных счетчиков 7 последовательно переключаетс в состо ние 1, 2, .,., 9, которые выдел ет первый из m дешифраторов 8 (фиг. 2 г, н), а дес тым импульсом первый из ш двоично-дес тичных счетчиков 7 устанавливаетс в исходное состо ние и формирует на своем выходе импульс счета дл следующего из m двоично-дес тичных счетчиков 7. Процесс счета импульсов и выделени состо ни следующих двоично-дес тичных счетчиков 7 следующими дещифраторами 8 аналогичен приведенному выше (фиг. 2 п, р, с) с учетом того, что частота переключений последующего из m двоично-дес тичных счетчиков 7 в 10 раз ниже предыдущего. К входам блока 10 элементов И подключаютс через коммутатор 9 определенные выходы m дещифраторов 8, причем к входу каждого из элементов И блока 10 может быть подключен только один из дес ти выходов каждого из m дещифраторов 8. При совпадении единичных состо ний выходов ш дешифраторов 8, подключенных к входам элементов И блока 10, и наличии стробирующего сигнала на входе 14 на выходах элементов И блока 10 формируютс импульсы (фиг. 2 г-х), которые устанавливают и сбрасывают в заданные моменты

времени RS-триггеры блока 11, а также при совпадении единичных состо ний выходов m дещифраторов 8, подключенных к третьему элементу И 6, формируетс на его выходе последний импульс (фиг. 2 ш), устанавливающий в нуль RS-триггер 1, выходной сигнал последнего блокирует прохождение входного синхронизирующего сигнала по шине 13.

На этом работа распределител прекрашаетс . Повторный пуск распределител осуществл етс подачей импульса с входа 15. На фиг. 2 представлена циклограмма распределител дл формировани двух импульсов при использовании двух двоичнодес тичных счетчиков 7 и двух дещифраторов 8.

Изменение циклограммы импульсов достигаетс сменой коммутатора 9, а необходимое подключение выходов дешифратора 8 к входам элементов И блока 10 можно задать, разбив циклограмму на одинаковые д участки и пронумеровав их.

Дл приведенной на фиг. 2 циклограммы необходимо в коммутаторе 9 обеспечить соединени согласно фиг. 3 и замкнуть ключи дл обеспечени делени синхронизирующего сигнала на входе 13 на три.

lillllllllimillllllllllllllllllllllllllilllllllllliliillHIIIIIII

i I I I I I I I i I

I I I I I I I i I I

Mr H

n

00 01 02 03 Oit 05 060708 0910 11 12 13 /4 15 16 17 18 19 20 21 22

Фиг.2

t to

Claims

РАСПРЕДЕЛИТЕЛЬ, содержащий дешифратор, счетчик, первый элемент И и RS-триггер, S-вход которого соединен с входом запуска, а единичный выход — с первым входом первого элемента И, второй вход которого подключен к первому входу распределителя, а выход — соединен с входом счетчика, отличающийся тем, что, с целью расширения функциональных возможностей, в него введены блок ключей, второй и третий элементы И, расширитель- импульсов, гл соединенных последовательно двоично-десятичных счетчиков, (т—1) дешифраторов, коммутатор, блок элементов И и блок RS-триггеров, выходы счетчика соединены с соответствующими входами блока ключей, выходы которого через второй элемент И подключены к входу расширителя импульсов, выход которого соединен с входом сброса счетчика и с входом первого двоично-десятичного счетчика, выходы m двоично-десятичных счетчиков через соответствующие дешифраторы соединены с соответствующими входами коммутатора, выходы которого подключены к входам соответствующих элементов . И блока и входам третьего элемента И, другие входы которых соединены с вторым входом распределителя, Q выходы элементов И блока через соответствующие триггеры подключены к выходным шинам распределителя, а выход третьего элемента И соединен с R-входом RS-триггера.

SU „„1166294