SU1104464A1 - Устройство управлени - Google Patents
Устройство управлени Download PDFInfo
- Publication number
- SU1104464A1 SU1104464A1 SU813307079A SU3307079A SU1104464A1 SU 1104464 A1 SU1104464 A1 SU 1104464A1 SU 813307079 A SU813307079 A SU 813307079A SU 3307079 A SU3307079 A SU 3307079A SU 1104464 A1 SU1104464 A1 SU 1104464A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- trigger
- output
- inputs
- installation
- Prior art date
Links
Abstract
1. УСТРОЙСТВО УПРАВЛЕНИЯ, содержсццее роследовательно соединен14ые тактовый генератор, первый элемент ЗИ и Первый триггер, подключенный установочным входом к второму Входу первого элемента ЗИ, и последовательно соединенные второй триггер и второй элемент ЗИ, лодключенйый вторым и третьим входами соответственно к счетному и установочному входам триггера, отличающ е е с. тем, что, с целью повышени точности обеспечени фазового сдвига между выходными сигналами устройства, оно содержит делитель частоты, подключенный входом к выходу тактового генератора и к второму входу второго элемента ЗИ, а выходом - .к второму входу первого элемента ЗИ, подключенного третьим входом к неинверсному выходу первого триггера, подключенного инверсным выходом и единичным входом соответственно к установочному и к единичному входам второго триггера, единичный вход которого подключен к { общей шине, причем, первый ввсод перkn вого трипера и счетный вход второго триггера вл ютс обратными динамис ческими.
Description
4
4 СП) 4:
2. Устройство по п. 1, отличающеес тем, что, с целью повьваени помехозащищенности уст ройства , нулевые входы первого и второго триггеров подключены к выходу делител частоты.
Изобретение относитс к электрическим схемам и может быть использовано дл управлени блоками реле оборотов,.например, гидроагрегате.
Особенностью работы реле оборотов гидроагрегата вл етс необходимость управлени его блоком пам ти и регистром последовательностью парных импульсов, первый из кйторых используетс дл ввода информации из регистра в блок пам ти, а второй служит дл обнулени регистра. Эти импульсы обладают взаимной инвёрсностью , причем обычно первый из них бывает положительный, а второй отрицательный .
Известно устройство управлени , содержащее интегрирук цую RC -цепь 1.
Недостатками данного устройства вл ютс сложность И неудовлетво ительна точнос1ть обеспечени фазового сдвига между взаимно инверсными импульсами.
Наиболее близким к изобретению по .технической сущности вл етс устройство управлени ; содержащее последовательно соединенные тактовый генератор, первый элемент ЗИ и первый триггер, подключенный уста-новочным входом к второму входу первого элемента ЗИ, и последовательно соединенные второй триггер и второй элемент ЗИ, подключенный вторым и третьим входами соответственно к счетному и установочному входам триггера 2j .
Недостатком известного устройства вл етс неудовлетворительна точность обеспечени фазового сдвига между выходными сигналами устройства
Цель изобретени - повышение точности обеспечени фазового сдвига между ВЫХОДНЫМИ сигналами устройства . I
Поставленна цель достигаетс тем, что устройство управлени содержит делитель частоты, подключенный входом к выходу тактового генератора и к второму входу второго элемента ЗЙ, а выходе - к второму входу первого элемента ЗИ, подключенного третьим входом к неинверсному выходу первого триггера, йодклк ченного инверсным выходом и единичным входом соответственно к установочному и к единичному входам второг
го триггера, единичный вход которог подключен к общей шине, причем первый вход первого триггера и счетный вход второго триггера вл ютс обратными динамическими.
Кроме того, с целью повышени помехозащищенности устр.ойства, нулевые в}4оды первого и второго триггеров подключены к выходу делител частоты.
На фиг. 1 изображена принципиальна схема устройства; на фиг. 2 дИаграьФ ы работы элементов устройства .
Устройство содержит тактовый генератор 1, делитель 2 частоты, первый элемент ЗИ 3, элемент НЕ 4, первый и второй триггеры 5 и б, второй элемент ЗИ 7 и элемент ЗИ-НЕ 8.
Выходные напр жени элементов схемы(фиг. 2 обозначены номерами, соответствующими номерам элементов на фиг. li
Устройство работает следун цим образом.
При включении устройстйа на выходе делител 2 под воздействием йМпульсов, поступакидих с выхода генератора 1, установитс сначала уровень логического О, в результате На выходе триггера 5 установитс уровень логической 1 и элемент 3 подготовитс к конъюнктйрованию сигналов делител 2 и генератора 1. При спаде П-го имйулЬса (фиг. 2, момент i, на диаграмме 1) на выходе делител 2 установитс уровень логической 1(фиг.2, диаграмма 2) и при поступлении с генератора 1 на вход делител 2 частоты следующего импульса(фиг. 2, момент iz на диаграмме 1) на выходе элемента 3 установитс уровень логической 1(фиг. 2, диаграмма 4, момент ij), в св зи с чем осуществитс операци конъюнктировани сигналов делител 2 и генератора 1. Посл спада сигнала генератора 1(фиг. 2/ Момент i на диаграмме 1 ) , на выходе элемента 3 установитс уровень логического О(фиг. 2, момент ig на диаграмме 4), в результате чего триггер 5 изменит свое состо ние и на его выходе установитс уровень логического О(фиг. 2, диаграмма
5 й,момент- Дтем самым вьтолнитс операци запоминани результата конъюнктировани сигнгша генератора 1 и делител 2. Поскольку этот выход св зан с одним из входов элемента 3, то тем самым осуществл1 етс операци прекращени конъюнктировани сигнала генератора 1 с выходным сигналом делител 2 частоты.
Вследствие запоминани результата конъюнктировани сигналов на выходе Q триггера 5, на одном из входов элемента 7 и на входе € триггера 6 установитс уровень логической 1(фиг. 2, диаграмма SQ/ момент ij , а при поступлении Ьчередного Импульса с выхода генератора 1 на выходе элемента 7 установитс уровень логического О(фиг.2 диаграмма 7, момент i),8 1; езульт;ате чего осуществитс операци конъюнкти ровдни сигнала генератора 1 с сигналом , запомненным триггером 5.
и
ПЛЛШ1..
После спада уровн сигнала генератора 1(фиг. 2 моментtjна диаграмме 1) триггер 6 изменит свое состо ние на его выходе Q установитс уровень логического 0(;фиг. 2, диаграмма 6, момент s) в результате чего осуществитс операци прекращени конъюнктировани упом нутых сигналов
Процесс формировани сигналов управлени повторитс изложенным пор дком при по влении на выходе делител 2 уровн логической 1.
Предлагаемое изобретение обеспечивает деление частоты тактовой и использование обратной св зи по прохождению одного из пары формируемых схемой сигналов.
Повышение точности и помехоустойчивости в работе устройства увеличивает точность и помехоустойчивость системы управлени в целом, в которой используетс предлагаемое устрой ство управлени .
Claims (2)
1. УСТРОЙСТВО УПРАВЛЕНИЯ, содержащее роследовательно соединенные тактовый генератор, первый элемент ЗИ и первый триггер, подключенный установочным входом к второму Входу первого элемента ЗИ, и последовательно соединенные второй триггер и второй элемент ЗИ, подключенный вторым и третьим входами соответственно к счетному и установочному входам триггера, отличающ е е с. я тем, что, с целью повышения точности обеспечения фазового сдвига между выходными сигналами устройства, оно содержит делитель частоты, подключенный входом к выходу тактового генератора и к второму входу второго элемента ЗИ, а выходом - к второму входу первого элемента ЗИ, подключенного третьим входом к неинверсному выходу первого триггера, подключенного инверсным выходом и единичным входом соответственно к установочному и к единичному входам второго триггера, единичный вход которого подключен к $ общей шине, причем первый вжод пер- вого триггера и счетный вход второго I триггера являются обратными динами- I ческими. I
2. Устройство по π. 1, отличающееся тем, что, с целью повыаения помехозащищенности устройства , нулевые входы первого и второго триггеров подключены к вы· ходу делителя частоты.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU813307079A SU1104464A1 (ru) | 1981-05-29 | 1981-05-29 | Устройство управлени |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU813307079A SU1104464A1 (ru) | 1981-05-29 | 1981-05-29 | Устройство управлени |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1104464A1 true SU1104464A1 (ru) | 1984-07-23 |
Family
ID=20965294
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU813307079A SU1104464A1 (ru) | 1981-05-29 | 1981-05-29 | Устройство управлени |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1104464A1 (ru) |
-
1981
- 1981-05-29 SU SU813307079A patent/SU1104464A1/ru active
Non-Patent Citations (1)
Title |
---|
1. Шило В.Л. Линейные интегральные схемы. М., Советское радио, 1979, с. 233. 2. Авторское свидетельство СССР 624357, кл. Н 03 К 5/01, 1977 (прототип). * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1104464A1 (ru) | Устройство управлени | |
GB1445773A (en) | Device for developing neutralizing signals for an echo suppressor | |
SU497718A1 (ru) | Устройство формировани псевдослучайных сигналов сложной структуры | |
SU411648A1 (ru) | ||
SU718931A1 (ru) | Счетчик по модулю восемь | |
SU438103A1 (ru) | Временной дискриминатор | |
SU617846A1 (ru) | Делитель частоты на шесть | |
SU553749A1 (ru) | Пересчетное устройство | |
SU375651A1 (ru) | Частотно-импульсное множительно- делительное устройство-^ | |
SU1666970A1 (ru) | Дискретное фазосдвигающее устройство | |
SU424310A1 (ru) | Селектор импульсов | |
SU842792A1 (ru) | Устройство дл сравнени чисел | |
SU684710A1 (ru) | Фазоимпульсный преобразователь | |
SU395989A1 (ru) | Накапливающий двоичный счетчик | |
SU667966A1 (ru) | Устройство дл сравнени чисел | |
SU376772A1 (ru) | Гибридный функциональный преобразователь | |
SU1172004A1 (ru) | Управл емый делитель частоты | |
SU790241A1 (ru) | Селектор импульсов по длительности | |
SU470927A1 (ru) | Устройство мажоритарного декотировани при трехкратном повторении дискретной информации | |
SU746503A1 (ru) | Устройство дл определени максимального числа | |
SU365703A1 (ru) | УСТРОЙСТВО дл ВЫПОЛНЕНИЯ ОПЕРАЦИИ ПОТЕНЦИРОВАНИЯ | |
SU473304A1 (ru) | Логический интегратор | |
SU1385291A1 (ru) | Синхронный делитель частоты | |
SU511722A1 (ru) | Распределитель импульсов | |
SU1084901A1 (ru) | Устройство дл контрол блоков пам ти |