SU365703A1 - УСТРОЙСТВО дл ВЫПОЛНЕНИЯ ОПЕРАЦИИ ПОТЕНЦИРОВАНИЯ - Google Patents
УСТРОЙСТВО дл ВЫПОЛНЕНИЯ ОПЕРАЦИИ ПОТЕНЦИРОВАНИЯInfo
- Publication number
- SU365703A1 SU365703A1 SU1642660A SU1642660A SU365703A1 SU 365703 A1 SU365703 A1 SU 365703A1 SU 1642660 A SU1642660 A SU 1642660A SU 1642660 A SU1642660 A SU 1642660A SU 365703 A1 SU365703 A1 SU 365703A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- trigger
- outputs
- characteristic
- input
- output
- Prior art date
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Description
Изобретение относитс к области вычислительной техники.
Известно устройство дл выполненн операции потенцировани , содержащее масштабный преобразователь с характеристическими и маитиссными выходами, логическую схему с подключенным к ее выходам информационным табло, регистр, генератор тактов, узел цепей сдвига, триггер единицы, триггер характеристики , к выходу которого присоединен первый вход ключа, и логические элементы.
Известные устройства сложны и недостаточно надежны.
Предложенное устройство отличаетс тем, что в нем мантиссные выходы масштабного преобразовател и выходы триггера единицы непосредственно, а выход генератора тактов через первый логический элемент «И подключены ко входам узла цепей сдвига, выходы которого соединены со входами логической схемы , входами триггеров маитиссной части масштабиого преобразовател и входами регистра , нрисоединеиного к логической схеме; характеристические выходы масштабного преобразовател подключены через второй логический элемент «И ко второму входу ключа, выход которого соединен с одним из входов логической схемы и со входом триггера характеристики , присоединенного другим входом ко
входу триггера мантиссы и к входной клемме устройства.
Это упрощает устройство и повышает его надежность.
На чертеже представлена блок-схема устройства потенцировани .
Вход / устройства соединен с мастнтабным преобразователем 2 на.триггерах 3 с характеристическими выходами 4 и мантиссными выходами 5. Другой вход 6 устройства подключен к.триггеру единицы 7 и триггеру характеристики 8, а выход последнего св зан с ключом 9 и элементом «И 10, соединенным.с генератором тактов 11.
Выход элемента «И 10 подключен к узлу цепей, сдвига 12 и первому триггеру 3 масштабного преобразовател 2. Характеристические выходы 4 масштабного преобразовател соединены с элементом «PI 13, св занным с ключом.Я а мантиссные выходы, выходы триггера единицы и регистра 14 через логическую схему 15 - с информационным табло 16.
Устройство.потенцироваии работает следуюшим образом.
На выход / масштабного преобразовател 2, построенного на триггерах 3, поступает число в двоичном коде и логарифмическом масштабе.
С помощью масштабного преобразовател 2 этот код преобразуетс в код вида смешанной дроби с основанием счислени , равным двум. Разр дные коэффициенты этого кода представлены унитарными параллельными выходамп . Причем в левой части маспггабного преобразовател записываетс .характеристика числа с характеристическими выходами 4, а в правой части - мантисса с маптисслыми выходами 5. .При подаче на вход 6 сигнала «Пуск триггер единицы 7 и триггер характеристики 8 опрокидываютс , при этом на ключ характеристики.5 и элемент «И 10 подаетс разрешающий потенциал. На другой вход элемента «И 10 с генератора тактов 11 поступают тактовые импульсы.. С выхода элемента «И 10 эти импульсы подаютс на счетный вход первого триггера масштабного преобразовател и цепи сдвига 12. Все характеристические выходы 4 масштабного преобразовател 2 подключены к элементу «И 13. Происходит счет импульсов в характеристической части масштабного преобразовател 2, и как только во всех триггерах, соответствующих характеристике, установ тс единицы, с элемента «И 13 подаетс разрешающий потенциал на ключ характеристики. При этом с выхода последнего снимаетс импульс, опрокидывающий триггер характеристики в исходное состо ние и разрешающий отсчет информации, записанной в триггере единицы 7, масштабном преобразователе 2 (мантиссной части) и регистре 14 через логическую схему 15 на информационном табло 16.
Одновременно со счетом импульсов в характеристической части происходит сдвиг маитиссы , записапной в триггере единицы 7, и мантиссной части масштабного преобразовател 2 вправо. Причем количество нулей перед первой единицей преобразованного числа равно количеству сдвигов. Суммарна емкость триггера единицы 7, маитиссной части масштабного преобразовател 2 и регистра 14 равна максимальному числу характеристики числа.
Таким образом, в триггере единицы 7, мантиссной части масштабного преобразовател 2 и регистра 14 после всего цикла преобразовани оказываетс записанным число в двоичном коде и естественном масштабе, которое затем отобрал аетс на информационном табло .
Предмет изобретени
Устройство дл выполнени операции потенцировани , содержащее масштабный преобразователь с характеристичесмими и мантиссныМ .и выходами, логическую схему € подключенным к ее выходам информационным табло, регистр, генератор тактов, узел цепей сдвига,
триггер единицы, триггер характеристики, к выходу которого присоединен первый вход ключа, и логические элементы, отличающеес тем, что, с целью упрощени устройства и повышени его надежности, в нем мантисспые
выходы масштабного преобразовател и выходы триггера единицы непосредственно, а выход генератора тактов через первый логический элемент «И подключены ко входам узла цепей сдвига, выходы которого соединены со
входами логической схемы, входами триггеров маптиссной части масштабного преобразовател и входами регистра, присоединенного к логической схеме; характеристические выходы масштабного преобразовател подключены через второй логический элемент «И ко второму входу ключа, выход которого соединен с одним из входов логической схемы и со входом триггера характеристики, присоединенного другим входом ко входу триггера мантиссы и
к входной клемме устройства.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1642660A SU365703A1 (ru) | 1971-04-05 | 1971-04-05 | УСТРОЙСТВО дл ВЫПОЛНЕНИЯ ОПЕРАЦИИ ПОТЕНЦИРОВАНИЯ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1642660A SU365703A1 (ru) | 1971-04-05 | 1971-04-05 | УСТРОЙСТВО дл ВЫПОЛНЕНИЯ ОПЕРАЦИИ ПОТЕНЦИРОВАНИЯ |
Publications (1)
Publication Number | Publication Date |
---|---|
SU365703A1 true SU365703A1 (ru) | 1973-01-08 |
Family
ID=20471278
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1642660A SU365703A1 (ru) | 1971-04-05 | 1971-04-05 | УСТРОЙСТВО дл ВЫПОЛНЕНИЯ ОПЕРАЦИИ ПОТЕНЦИРОВАНИЯ |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU365703A1 (ru) |
-
1971
- 1971-04-05 SU SU1642660A patent/SU365703A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
NL7504984A (nl) | Longitudinale pariteitgenerator voor een hoofd- geheugen. | |
SU365703A1 (ru) | УСТРОЙСТВО дл ВЫПОЛНЕНИЯ ОПЕРАЦИИ ПОТЕНЦИРОВАНИЯ | |
US3373269A (en) | Binary to decimal conversion method and apparatus | |
SU518773A1 (ru) | Устройство формировани признака четности кода | |
SU736097A1 (ru) | Устройство дл возведени в квадрат | |
SU558403A1 (ru) | Двоичный счетчик | |
SU470927A1 (ru) | Устройство мажоритарного декотировани при трехкратном повторении дискретной информации | |
SU531156A1 (ru) | Последовательный сумматор | |
SU480080A1 (ru) | Генератор функций уолша | |
SU444330A1 (ru) | Быстродействующий счетчик | |
SU940165A1 (ru) | Устройство дл функционального преобразовани упор доченного массива чисел | |
SU1104464A1 (ru) | Устройство управлени | |
SU463992A1 (ru) | Устройство дл отбора перфокарт по многозначному признаку | |
RU2007031C1 (ru) | Преобразователь кодов | |
SU378833A1 (ru) | Устройство для ввода информации | |
SU407312A1 (ru) | Приоритетное устройство для выполняемых | |
SU450162A1 (ru) | Перестраиваемый фазо-импульсный многоустойчивый элемент | |
SU150441A1 (ru) | Устройство дл осуществлени сдвига кода в дес тичном счетном регистре | |
SU802970A1 (ru) | Устройство дл функционального конт-РОл бОльшиХ иНТЕгРАльНыХ CXEM | |
SU576574A1 (ru) | Устройство дл перебора сочетаний | |
SU568158A1 (ru) | Формирователь последовательности импульсов | |
SU742910A1 (ru) | Генератор псевдослучайных двоичных последовательностей | |
SU562814A1 (ru) | Преобразователь последовательного двоичного кода в параллельной двоично-дес тичный | |
SU857984A1 (ru) | Генератор псевдослучайной последовательности | |
SU410402A1 (ru) |