SU568158A1 - Формирователь последовательности импульсов - Google Patents

Формирователь последовательности импульсов

Info

Publication number
SU568158A1
SU568158A1 SU7502145445A SU2145445A SU568158A1 SU 568158 A1 SU568158 A1 SU 568158A1 SU 7502145445 A SU7502145445 A SU 7502145445A SU 2145445 A SU2145445 A SU 2145445A SU 568158 A1 SU568158 A1 SU 568158A1
Authority
SU
USSR - Soviet Union
Prior art keywords
unit
output
register
priority
inputs
Prior art date
Application number
SU7502145445A
Other languages
English (en)
Inventor
Григорий Степанович Цирамуа
Владимир Анатольевич Богатырев
Original Assignee
Грузинский Ордена Ленина И Ордена Трудового Красного Знамени Политехнический Институт Им.В.Иленина
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Грузинский Ордена Ленина И Ордена Трудового Красного Знамени Политехнический Институт Им.В.Иленина filed Critical Грузинский Ордена Ленина И Ордена Трудового Красного Знамени Политехнический Институт Им.В.Иленина
Priority to SU7502145445A priority Critical patent/SU568158A1/ru
Application granted granted Critical
Publication of SU568158A1 publication Critical patent/SU568158A1/ru

Links

Landscapes

  • Manipulation Of Pulses (AREA)

Description

(54) ФОРМИРОВАТЕЛЬ ПОСЛЕДОВАТЕЛЬНОСТИ ИМПУЛЬСОВ
Изобретение относитс  к импульсной тех нике, может использоватьс  в вычислительной технике дл  генерировани  Ц :i разр дной двоичной последовательности с саданным числом единиц. ИзЕестна схема генерировани  импульсной последовательности, содержаща  генератор тактовых импульсов, регистры, логические схемы и дополнительное оборудование ij. Однако известна  схема генерировани  не дает возможности генерировани  | двоичных последовательностей с заданным числом единиц, Наиболее близок к предлагаемому форми ровагель последовательности импульсов, содержащий после.овательно соединенные генератор импульсов и основной регистр, ко входам которого через дополнительный регистр подключен наборный блок, два элемента ИЛИ и инвертор 2. Однако известный формирователь не поз вол ет формировать двоичную последователь ность с задании- числом единиц, Цель изобретени  - формирование двоичных последовательностей с заданным числом единиц. Дл  этого в формирователь последовательности импульсов, содержащий последовательно соединенные генератор импульсов и основной регистр, ко входам которого череэ дополнительный регистр подключен наборный блок, два элемента ИЛИ и инвертор, введены блок приоритета нул , блок-приоритета единицы к коммутатор, причем пр мой выход дополнительного регистра подключен через второй элемент ИЛИ ко входу генератора кмпульсов , выход которого соединен с соответствующим входом основного регистра и входом инвертора, пр мой и инверсный выходы основного регистра подключены ко входам блока приоритета 1 единицы и блока приоритета нул , один выход которого подключен к дополнительному входу блока приоритета единицы , другой к первым входам коммутатора и первого элемента ИЛИ, ко вторым входам которых подключен выход блока приоритета единицы, выход коммутатора подключен к одному из .вхопов дополнительного регистра, а выход блока приоритета единицы  вл етс  выходом устройства. На чертеже изображена структурна  элек рическа  схема предлагаемого формировател Формирователь последовательности импул сов содержит последовательно соединенные генератор импульсов 1 и основной регистр 2, ко входам которого через дополнительный регистр 3 подключен наборный блок 4, элементы ИЛИ 5 и 6, инвертор 7, блок приоритета нул  8, блок приоритета единицы 9 и коммутатор 1О, причем пр мой выход регистра 3 подключен через элемент ИЛИ 6 ко входу генератора импульсов 1, выход которого соединен с соответствующим входом регистра 2 и входом инвертора 7; пр мой и инверсный выходы регистра 2 подключены ко входам блока приоритета еди ницы 9 и блока приоритета нул  8; один выход блока 8 подключен к дополнительному входу блока приоритета единвды 9, а другой к первым входам коммутатора 1О и. элемента ИЛИ 5, ко вторым входам которых подключен выход блока приоритета един цы 9; выход коммутатора Ю подключен к одному из входов регистра 3, а выход блока приоритета единицы 9  вл етс  выходом устройства. Формирователь работает следующим образом . При генерировании tl - разр дных двоич ных последовательностей с заданным числом К един1щ в регистры 2,3 посредством наборного блока 4, начина  с И -ного разр д . подр д записываютс  К единицы. При единице на выходе генератора импульсов 1 на выходе 11 блока приоритета нул  8 вл етс : единица в разр де, соответствующем первому нулю в регистре 2, счита  от младшего разр да, а на выходе 12 единица в разр дах, расположенных до этого нул . Единицы на выходе 12 обнул ют соответствующие разр ды регистра 3. В блоке приоритета единицы 9 определ етс  перва  единица справа в регистре 2, начина  с разр да нахождени  первого нул  . определ емого блоком приоритета нул  8. Единица с выхода 12 обнул ет соответству щий разр д регистра 3, а также поступает на Входы коммутатора. 10, распростран ющего эту единицу на 6+1 -и разр д, где . 2 - количество разр дов до первого нул , определ емое на выходе 12 блока .приоритета нул  8. Информаци  с коммутатора 1О записываетс  в соответствующие разр ды регистра 3. Таким образом, в регистре 3 образуетс  скома  последовательность, переписываема  регистр 2 при нуле на выходе генератора мпульсов 1. В следующем такте при едини-, е на выходе генератора 1 эта последоваельность подаетс  на устройства. ри получении всехц- разр дЕ1ых последоательностей с заданным числом К единиц а выходе элемента ИЛИ 6 по вл етс  нуль, блокирующий подачу тактирующих импульов от генератора 1. Таким образом, описанный формирователь озвол ет генерировать TJ -р зр дные двоичные последовательнс)сти; с заданным ислом единиц. изобретени  о р м у л а Формирователь последовательности импульсов , содержащий последовательно соединенные генератор импульсов и основной регистр, ко входам которого через дополнительный регистр подключен наборный блок, два элемента ИЛИ и .инвертор, ; отличающийс  тем, что, с целью формировани  двоичных последовательностей с заданным числом единиц, в него введены блок приоритета нул , блок приоритета единицы и коммутатор, причем пр мой выход дополнительного регистра подключен через второй элемент ИЛИ ко входу генератора импульсов, выход которого соединен с соответствукхцим входом основного регистра и входом инвертора, пр мой и инверсный выходы основного регистра подключены ко входам блока приоритета единицы и блока приоритета нул , один выход которого подключен к дополнительному.входу блока приоритета единицы, а другой выход - к первы м входам коммутатора и первого элемента ИЛИ, ко вторым входам которых подключен выход блока приоритета единицы, выход коммутатора подключен к одному из входов дополнительного регистра, а выход блока приоритета единицы  вл етс  выходом устройства,. Источники информации, прин тые во внимание при экспертизе; 1.Патент Великобритании № 1278945, Н ОЗ К 5/156, 1972. 2.Авторское свидетельство СССР N 366583, Н 04 Ь 17/02, 107О.
SU7502145445A 1975-06-04 1975-06-04 Формирователь последовательности импульсов SU568158A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU7502145445A SU568158A1 (ru) 1975-06-04 1975-06-04 Формирователь последовательности импульсов

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU7502145445A SU568158A1 (ru) 1975-06-04 1975-06-04 Формирователь последовательности импульсов

Publications (1)

Publication Number Publication Date
SU568158A1 true SU568158A1 (ru) 1977-08-05

Family

ID=20623113

Family Applications (1)

Application Number Title Priority Date Filing Date
SU7502145445A SU568158A1 (ru) 1975-06-04 1975-06-04 Формирователь последовательности импульсов

Country Status (1)

Country Link
SU (1) SU568158A1 (ru)

Similar Documents

Publication Publication Date Title
GB1167272A (en) Improvement to Key Generators for Cryptographic Devices
GB1504806A (en) Generating a pseudo-random sequence of eta-bit words
SU568158A1 (ru) Формирователь последовательности импульсов
SU966864A1 (ru) Устройство дл формировани сдвинутых копий псевдослучайной последовательности
SU736366A1 (ru) Преобразователь последовательности импульсов
SU544106A1 (ru) Управл емый генератор импульсов
SU365703A1 (ru) УСТРОЙСТВО дл ВЫПОЛНЕНИЯ ОПЕРАЦИИ ПОТЕНЦИРОВАНИЯ
SU627570A1 (ru) Устройство дл формировани серий импульсов
SU771662A1 (ru) Преобразователь двоичного кода в двоично-дес тичный с масштабированием
SU526070A1 (ru) Двухтактный формирователь импульсов
SU938280A1 (ru) Устройство дл сравнени чисел
SU625222A1 (ru) Генератор псевдослучайных чисел
SU736097A1 (ru) Устройство дл возведени в квадрат
SU680177A1 (ru) Функциональный счетчик
SU605229A1 (ru) Формирователь адреса системы передач информации
SU842808A1 (ru) Генератор псевдослучайной последо-ВАТЕльНОСТи
SU941974A1 (ru) Генератор псевдослучайной последовательности
SU769629A1 (ru) Регистр сдвига
SU535568A1 (ru) Устройство дл формировани временных интервалов
SU702539A1 (ru) Декодирующее устройство
SU742910A1 (ru) Генератор псевдослучайных двоичных последовательностей
SU555539A1 (ru) Преобразователь последовательности импульсов
SU572782A1 (ru) Генератор п-разр дного троичного кода посто нного веса
SU398948A1 (ru) УСТРОЙСТВО дл ДЕЛЕНИЯ ЧИСЕЛ БЕЗ ВОССТАНОВЛЕНИЯ ОСТАТКА
SU585608A1 (ru) Делитель частоты