SU535568A1 - Устройство дл формировани временных интервалов - Google Patents

Description

1

Изобретение относитс  к автоматике и вычислительной технике и может быть иснользовано в системах программного и логического управлени  при реализации технических средств автоматики в ЭЦВМ.

Известны устройства задержки информации , содержащие т последовательно соединенных триггеров со счетным входом, элементы «И, «ИЛИ, генератор импульсов, инверторы, используемые в системах программного и логического управлени  дл  формировани  временных интервалов 1. В этом устройстве дискретность выдержки времени определ етс  но нелинейному закону образовани  чисел 2, где / 1, 2, 3,... т. Поэтому дл  получени  равномерно распределенных импульсов в схему этого устройства необходимо ввести дополнительные элементы-дешифраторы, что усложн ет устройство. Наиболее близким техническим решением - вл етс  устройство задержки информации, содержащее 2т последовательно соединенных врем задающих узла, элементы «ИЛИ, элементы задержки и инверторы 2. Выдержка времени Т этого устройства и его количество элементов задержки М соответственно равны: , М 2/п, г--выдержка времени элемента задержки. Но при ft-кратном использовании схемы устройства в качестве элемента задержки выдержка времени устройства и его количество элементов за2

держки с выдержкой т: Т (2т)т, Л1 (2/п). Целью изобретени   вл етс  упрощение устройства . В описываемом устройстве это достигаетс  тем, что в нем другие выходы i-x врем задающих узлов (где , 3, 5,..., 2/п-1) соединены со входами первого элемента «ИЛИ, выход которого через элемент задержкн подключен ко вторым входам /-х врем задающих узлов, а другие выходы /-х узлов где , 4, 6,..., 2т соединены со входами второго элемента «ИЛИ, выходы которого через элемент задержки подключен ко вторым входам /-Х врем задающих узлов, причем управл ющие входы всех врем задающих узлов соединены через инвертор со входной щиной устройства. Кроме того, в устройстве врем задающие узлы содержат элементы «И и триггер, пр чем один из входов первого элемента «И соединен с первым входом врем задающего узла, другой-со вторым входом, а выход - со входом установки в единичное состо ние триггера, вход установки которого подключен к управл ющему входу врем задающего узла, а его пр мой выход соединен с первым входом, а инверсный - со вторым выходом врем задающего узла через второй элемент «И, другой вход которого подключен к первому входу врем задающего узла.

Claims (2)

1. На чертеже представлена функциональна  схема описываемого устройства. Оно содержит врем задающие узлы 1, 1 - 1, 2/п, элементы «ИЛИ 2 и 3, элементы задержки 4 и 5, инвертор 6, элементы «И 7 и 8 и триггер 9. В исходном соето нии на входную шину устройства , составленного из 2т последовательно соединенных врем задающих узлов, иодаетс  сигнал «О, соответствующий нулевому логическому уровню и иостунаюш,ий на входы элементов «И 7 и 8 (нервый вход) врем задающего узла 1,1, а также на вход инвертора 6. В этом случае триггеры 9 всех врем задающих узлов через инвертор 6 устанавливаютс  в ноложение «О, и на всех первых входах и выходах врем задающих узлов имеет место сигнал «О. Одновременно сигналы «1, соответствующие единичному логическому уровню, поступают с инверсных выходов триггеров на входы элементов «И 8 всех врем задающих узлов. При нодаче сигнала «1 на входную щину снимаетс  сигнал «1 со входов установки «О всех триггеров и по вл етс  сигнал «1 на выходе элемента «И 8 (втором выходе) врем задающего узла 1,1. Этот сигнал проходит через элемент «ИЛИ 2 на вход элемента задержки 4, Который отрабатывает сигнал «1 и через элемент «И 7 (второй вход) врем задающего узла 1,1 устанавливает триггер 9 этого узла в положение «1. В результате сигнал «1 по вл етс  на первом выходе узла 1,1, а сигнал «О, снимаемый со второго выхода узла 1,1, - на выходе элемента «ИЛИ 2, привод  элемент задержки 4 в исходное состо ние. Аналогично входному сигналу сигнал «1 с первого выхода узла 1,1 через элемент «И 8 (первый вход) узла 1,2 и элемент «ИЛИ 3 поступает на срабатывание элемента задержки 5 и на вход элемента «И 7 (второй вход) узла 1,2, привод  триггер этого узла в готовность к срабатыванию. После отработки сигнала «1 элементом задержки 5 этот сигнал устанавливает триггер 9 узла 1,2 в положение «Ь. В результате сигнал «1 по вл етс  на первом выходе узла 1,2, а сигнал «О, снимаемый со второго выхода этого узла, - на выходе элемента «ИЛИ 3, привод  элемент задержки 5 в исходное состо ние. Врем задающие узлы l,i, где , 5,..., 2т-I подобны узлу 1,1, а узлы 1,/, где , 6,. .., 2т подобны узлу 1,2. Использование врем задающих узлов выгодно отличает описываемое устройство от известного при и . При /г-кратном использовании схемы устройства в качестве элемента задержки выдержек времени устройства количество его элементов задержки с выдержкой т совместно с врем задающими узлами равно: Т (2т) т/И 2 + 2,„, 2 2% т. е. при одинаковой выдержке времени и количество элементов в предлагаемом устройстве более чем в два раза неньще количества элементов в известном . Формула изобретени  1. Устройство дл  формировани  временных интервалов, содержащее 2т последовательно соединенных врем задающнх узла, элементы «ИЛИ, элементы задержки и инверторы, отличающеес  тем, что с, целью упрощени  устройства, в нем другие выходы I-x врем задающих узлов (где , 3, 5,... 2/п-1) соединены со входами первого элемента «ИЛИ, выход которого через элемент задерн ски подключен ко вторым входам /-х врем задающих узлов, а другие входы /-х узлов, где / 2, 4, 6, ..., 2т соедипены со входами второго элемента «ИЛИ, выход которого через элемент задержки подключен ко входам /-х врем задающих узлов, причем управл ющие входы всех врем задающих узлов соединены через инвертор со входной щиной устройства. 2. Устройство по п. 1, отличающеес  тем, что в нем врем задающие узлы содержат элементы «И и триггер, причем один из входов первого эле.мепта «И соединен с первым входом врем задающего узла, другой - со вторым входом, а выход - со входом установки в единичное состо ние триггера, вход установки которого подключен к управл ющему входу врем задающего узла, а его пр мой выход соединен с первым входом, а инверсный - со вторым выходом врем задающего узла через второй элемент «И, другой вход которого подключен к первому входу врем задающего узла. Источники информации, прин тые во внимание при экспертизе: 1.Судова  автоматика. Судостроение, 1972, 1 (5).
2. 2.Самойлов Л. К. Устройство задержки инормации в дискретной технике. М., Советское адио, 1973.