SU1746393A1 - Устройство дл обучени операторов - Google Patents
Устройство дл обучени операторов Download PDFInfo
- Publication number
- SU1746393A1 SU1746393A1 SU904818701A SU4818701A SU1746393A1 SU 1746393 A1 SU1746393 A1 SU 1746393A1 SU 904818701 A SU904818701 A SU 904818701A SU 4818701 A SU4818701 A SU 4818701A SU 1746393 A1 SU1746393 A1 SU 1746393A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- outputs
- trigger
- input
- inputs
- Prior art date
Links
Abstract
Изобретение относитс к области автоматики , в частности к устройствам дл обучени операторов, и может быть использовано дл обучени основам вычислительной техники. Цель изобретени состоит в повышении точности устройства. Поставленна цель достигаетс введением группы последовательно соединенных элементов задержки и второго ключа. 1 ил.
Description
Изобретение относитс к автоматике, в частности к устройству дл обучени операторов , и может быть использовано дл обучени основам вычислительной техники.
Цель изобретени - повышение точности устройства.
На чертеже представлена блок-схема устройства.
Устройство содержит блок 1 управлени , блок 2 предъ влени информации, первый коммутатор 3 с выходами 4, блоки 5 формировани сигналов контрол , блоки 6 пам ти и блоки 7 контрол гонок.
Блок 1 содержит генератор 8 одиночных импульсов, генератор 9,и 10 непрерывной последовательности импульсов, генератор 11 (нул ), переключатель 12, элементы И 13 и 14, узел 15 звуковой сигнализации, коммутатор 16, элемент ИЛИ 17, триггер 18, управл ющую клавиатуру 19, регистр 20 и узел 21 контрол гонок элементов пам ти.
Узел 21 содержит коммутатор 22, группу элементов 23 сложени по модулю 2, индикатор 24, блок 25 посто нной пам ти, пере- , ключатель 26, триггер 27 и индикатор 28.
Блок 5 содержит коммутатор 29, логический узел 3, индикатор 31 и коммутатор 32.
Блок 6 содержит коммутатор 33, элемент 34 пам ти, коммутатор 35, индикаторы 36 и 37 и узел 38 прогнозировани .
Узел 38 содержит инвертор 39, элементы И 40 и 41 и элемент ИЛИ 42.
Индикаторы 36 и 37 конструктивно объединены в узел 43 индикации, а элементы 23 - сумматор 44.
Блок 7 содержит второй 45 и третий 46 коммутаторы, первый 47, второй 48 и третий 49 триггеры, первый 50 и второй 51 ключи, элементы 52-1 - 52-3 задержки, элемент И 53, элемент И-НЕ 54 и индикатор 55,
Устройство работает следующим образом .
Обучаемый, получив задачу на синтез дискретного устройства с отсутствием гонок и набрав ма наборном поле функциональную схему разработанного дискретного устройства на основе построенной его математической модели в соответствии с обычным режимом работы размещают на наборном поле необходимое количество (по , числу выходов логического преобразовател ) блоков 7. Соедин ет с помощью соеди- нительных проводов (не показаны) выходы коммутаторов 32 с соответствующими вхо W
Ё
2
ON СО sO GO
дами коммутаторов 45 и выходы коммутаторов 46 блоков 7 с соответствующими входами коммутатора 16. При этом, с выходов коммутаторов 32 снимаютс выходные сигналы логическою преобразовател .-Затем нажимаютс переключатели 26 и 50 перевод щие устройство в исходное состо ние, при этом сигнал с переключател 50 через элемент И 53 обнул ет триггер 47, если он не был обнулен с выхода триггера 48. после чего производитс проверка выполнени заданных условий работы синтезированного автомата в синхронном ручном и автоматическом режимах, использу генератор 8 одиночных импульсов, генератор 9 и переключатель 12, подава сигналы синхронизации через элемент И 13 на входы синхронизации элементов 34 пам ти с коммутатора 3 аналогично работе прототипа (обычный режим работы).
Допустим, что входной сигнал на коммутаторе 45 имеет помеху малой длительности .
Переключатель 51 находитс в положении , шунтирующем группу элементов 52.1- 52.5 задержки, подава входной сигнал на триггер 47. В таком случае в св зи с по влением Лог.О на входе первого триггера 47 произойдет его установка в единичное положение . А в третьем такте произойдет обнуление инверсного выхода триггера 47 в силу инерционных свойств логических элементов , на которых он реализован.
По вление Лог.0 чна инверсном выходе триггера 47 вызовет по вление Лог.О на входе триггера 48, вследствие чего по ранее описанной причине, по витс Лог.1 в 4-м такте на пр мом и Лог.О в 5-м такте на инверсном выходе второго триггера 48. Отметим, что в 4-м такте на пр мом и инверсном выходах триггера 48 будут Лог.1. вследствие чего на выходе элемента И-НЕ 54 в 5-м такте по витс отрицательный импульс , который вызовет возбуждение синх- ровхода триггера 49, на вход которого подана Лог. 1, последующую его установку в 1, так как к этому моменту времени на входе блока 7 и приоритетном входе триггера 49 уже подана единица.
Установка триггера 49 в единичное состо ние свидетельствует о наличии гоночной ситуации типа риск, в единице в логическом преобразователе исследуемого дискретного устройства.
Нар ду с этим, йачина с 5-го такта происходит установка триггера 47 в нулевое состо ние, а затем и триггера 48 за счет обратной св зи от инверсного выхода триггера 48 через элемент И 53; вход триггера
47, пр мой выход триггера 49, вход триггера 48,
В этом случае возбуждаетс выход элемента ИЛИ 17, передающий разрешающий
сигнал на пр мой вход триггера 18-, который переводитс в единичное состо ние. С пр мого выхода триггера 18 подаетс разрешающий сигнал на второй вход элемента И 14, разреша прохождение импульсов от генератора 10 в узел 15 звуковой сигнализации. Кроме того,- высвечиваетс индикатор 55. сигнализиру о наличии гоночных ситуаций в конкретном выходе логического преобразовател , а с инверсного выхода триггера 18
снимаетс Лог.О. блокирующий элемент И 13, останавлива работу устройства. .
После чего обучаемый провер ет правильность решени задачи, выключает питание , повторно решает задачу синтеза
дискретного устройства с отсутствием гонок в логическом преобразователе, снова набирает на наборном поле функциональную схему и затем вновь повторно провер ет выполнение заданных условий работы синтезированного автомата в синхронном ручном и автоматическом режимах.
При по влении сигнала Лог.О длительностью большей 5 тактов устройство работает по-другому. Отличие заключаетс в том,
что в п том татке возбуждаетс вход триггера 49, но установка триггера 49 в единичное состо ние не происходит, так как третий триггер 49 удерживаетс в исходном состо нии (нулевом) за счет подачи Лог.О.
Claims (1)
- Формула изобретениУстройство дл обучени операторов, содержащее блок управлени , информационные входы которого вл ютс информационными входами устройства первойгруппы, а выходы соединены с управл ющими входами блока предъ влени информации и с информационными входами первого коммутатора, выходы которого вл ютс выходами первой группы устройства, блоки пам ти , информационные входы которых вл ютс информационными входами второй группы устройства, а выходы вл ютс выходами второй группы устройства, блоки формировани сигналов контрол , инфор . мационные входы которых вл ютс инфор- мационными входами третьей группы устройства,, а выходы вл ютс выходами третьей группы устройства, первый триггер, инверсной вход которого соединен с выходом элемента И, а выходы подключены ксоответствующим входам второго триггера, выходы которого соединены с входами эле- мента И-НЕ, выход которого подключен к синхронизирующему входу третьего триггера , установочный вход котороголоединен свыходом второго коммутатора, информационный вход кото рого вл етс информационным входом устройства, а выход третьего триггера подключен к индикатору и информационному входу третьего коммутатора, выход которого вл етс выходом устройства , при этом инверсный выход второго триггера соединен с одним входом элемента И, другой.вход которого подключен к выходу первого ключа, вход которого соединен с0шиной нулевого потенциала, отличающеес тем, что. с целью повышени точности устройства; оно содержит группу последовательно соединенных элементов задержки и второй ключ, входы которого соединение выходами соответствующих элементов задержки , а выход подключен к пр мому входу первого триггера, при этом вход первого элемента задержки группы соединен с выходом второго коммутатора.ЛШиг..1.аQte.1IS)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU904818701A SU1746393A1 (ru) | 1990-03-11 | 1990-03-11 | Устройство дл обучени операторов |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU904818701A SU1746393A1 (ru) | 1990-03-11 | 1990-03-11 | Устройство дл обучени операторов |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1746393A1 true SU1746393A1 (ru) | 1992-07-07 |
Family
ID=21510689
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU904818701A SU1746393A1 (ru) | 1990-03-11 | 1990-03-11 | Устройство дл обучени операторов |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1746393A1 (ru) |
-
1990
- 1990-03-11 SU SU904818701A patent/SU1746393A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР N 1394222, кл. G 09 В 23/18, 1988. Авторское свидетельство СССР М 1658197. кл. G 09 В 9/00, 1989. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR940002717A (ko) | 직렬 인터페이스 모듈 및 방법 | |
SU1746393A1 (ru) | Устройство дл обучени операторов | |
US3877018A (en) | Shift register display for light pen | |
SU1501019A2 (ru) | Генератор функций Уолша | |
SU497718A1 (ru) | Устройство формировани псевдослучайных сигналов сложной структуры | |
SU1691851A1 (ru) | Устройство дл планировани радиолиний спутниковой св зи | |
SU781814A1 (ru) | Устройство управлени | |
SU1183972A1 (ru) | Устройство дл имитации отказов дискретной аппаратуры | |
SU1589263A1 (ru) | Устройство дл ввода информации | |
SU1354195A1 (ru) | Устройство дл контрол цифровых узлов | |
SU658780A1 (ru) | Имитатор телевизионных видеосигналов точечных объектов | |
SU1119057A1 (ru) | Тренажер радиотелеграфиста | |
SU535568A1 (ru) | Устройство дл формировани временных интервалов | |
SU1406589A1 (ru) | Устройство дл ввода информации | |
SU1513496A1 (ru) | Устройство дл приема и передачи информации | |
RU2006962C1 (ru) | Устройство для отображения символов на матричном индикаторе | |
SU1541785A1 (ru) | Устройство дл цикловой синхронизации и декодировани информации | |
SU1117645A1 (ru) | Устройство дл исследовани модели транспортной системы | |
JPS626779Y2 (ru) | ||
RU2020553C1 (ru) | Устройство для ввода информации | |
SU886003A1 (ru) | Устройство дл синтеза тестов | |
SU900286A1 (ru) | Устройство дл контрол цифровых систем | |
SU1578714A1 (ru) | Генератор тестов | |
SU1564675A1 (ru) | Устройство дл обучени операторов | |
SU1023398A1 (ru) | Устройство дл контрол блоков пам ти |