KR940002717A - 직렬 인터페이스 모듈 및 방법 - Google Patents

직렬 인터페이스 모듈 및 방법 Download PDF

Info

Publication number
KR940002717A
KR940002717A KR1019930013657A KR930013657A KR940002717A KR 940002717 A KR940002717 A KR 940002717A KR 1019930013657 A KR1019930013657 A KR 1019930013657A KR 930013657 A KR930013657 A KR 930013657A KR 940002717 A KR940002717 A KR 940002717A
Authority
KR
South Korea
Prior art keywords
clock
output port
serial input
data bits
external device
Prior art date
Application number
KR1019930013657A
Other languages
English (en)
Inventor
이. 굴릭 데일
에프. 헨드릭슨 앨런
요시가와 무네히로
마쓰바라 히로시
쓰루미 카즈시게
Original Assignee
미키오 이시마루
어드밴스드 마이크로 디바이시즈, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미키오 이시마루, 어드밴스드 마이크로 디바이시즈, 인코포레이티드 filed Critical 미키오 이시마루
Publication of KR940002717A publication Critical patent/KR940002717A/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • G06F13/423—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus with synchronous protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom

Abstract

본 발명은 내부 클럭을 개시 및 정지하는 직렬 통신 포트구조에 관한 것으로, 상기 내부 클럭은 작동중에는 직렬 통신 포트가 내장된 시스템 외부장치로 전송되는 클럭 출력신호를 발생하도록 설계되어 있다. 클럭 출력신호 및 예정된 길이의 데이타 출력 신호의 논리곱에 의해, 직렬 통신 포트는 외부장치에 의한 탐지로써 효과적으로 시간 경과를 제어할 수 있다.

Description

직렬 인터페이스 모듈 및 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 직렬 인터페이스 블럭도,
제2도는 제1도의 직렬 인터페이스를 포함하는 집적회로의 블럭도.

Claims (19)

  1. 데이타 및 클럭신호를 외부장치로 송신하는 마이크로콘트롤러용 직렬 입/출력 포트에 있어서, 상기 직렬 입/출력 포트가 상기 외부장치로 송신하는 데이타 비트의 선택된 수를 결정하는 수단과, 상기 결정된 데이타 비트의 선택된 수를 송신하기에 충분한 만큼의 클럭 펄스를 생산하는 수단과, 상기 결정된 데이타 비트의 선택된 수를 송신하도록 클럭 펄스의 생산을 개신하는 수단과, 상기 결정된 데이타 비트의 선택수를 송신하기에 충분할 만큼의 클럭 펄스의 생산 즉시 클럭 펄스의 생산을 정지하는 수단으로 구성되는 것을 특징으로 하는 직렬 입/출력 포트.
  2. 제1항에 있어서, 상기 외부 장치로송신하는 데이타 비트의 선택된 수를 결정하는 수단은 전송길이 계수기로 구성된 것을 특징으로 하는 직렬 입/출력 포트.
  3. 제2항에 있어서, 상기 결정된 데이타 비트의 선택된 수를 송신하기에 충분한 만큼의 클럭펄스를 생산하는 수단은 클럭 분주기로 구성된 것을 특징으로 하는 직렬 입/출력 포트.
  4. 제3항에 있어서, 상기 전송길이 계수기가 제어신호를 발생시키고, 상기 클럭 분주기가 클럭 출력신호를 발생시키며, 상기 예정된 데이타 비트의 선택된 수를 송신하기에 충분한 만큼의 클럭 펄스를 생산하는 수단은 상기 클럭 출력신호 및 상기 제어신호를 논리곱하는 수단을 포함하는 것을 특징으로 하는 직렬 입/출력 포트.
  5. 데이타 및 클럭신호를 외부장치로 송신하는 마이크로콘트롤러용 직렬 입/출력 포트 모듈에 있어서, 상기 직렬 입/출력 포트 모듈이 내부 클럭과, 상기 내부 클럭을 개시하는 수단과, 상기 클럭이 작동되는 동안 예정된 데이타 비트의 수를 외부장치로 전송하는 수단과, 상기 예정된 비트수의 전송 종료 즉시 상기 내부클럭을 정지하는 수단으로 구성되는 것을 특징으로는 직렬 입/출력 포트 모듈.
  6. 제5항에 있어서, 상기 내부클럭이 작동하는 동안 클럭신호를 발생시키고, 상기 직렬 입/출력 포트 모듈은 상기 클럭신호를 상기 외부장치로 전송하는 수단을 포함하는 것을 특징으로 하는 직렬 입/출력 포트 모듈.
  7. 제6항에 있어서, 상기 클럭이 작동되는 동안 상기 외부장치로 예정된 데이타 비트의 수를 전송하는 수단은 전송길이 계수기 및 클럭분주기로 구성되는 데이타 비트의 수를 전송하는 수단은 전송길이 계수기 및 클럭분주기로 구성되는 것을 특징으로 하는 직렬 입/출력 포트 모듈.
  8. 제7항에 있어서, 상기 전송길이 계수기가 제어신호를 발생시키고 상기 클럭 분주기가 클럭 출력신호를 발생시키며, 상기 클럭이 작동되는 동안 상기 외부장치로 예정된 데이타 비트의 수를 전송하는 수단은 상기 클럭 출력신호 및 상기 제어신호를 논리곱하는 수단을 포함하는 것을 특징으로 하는 직렬 입/출력 포트 모듈.
  9. 마이크로콘트를러로부터 외부장치로 직렬 입/출력 포트를 통해 데이타를 전송하는 방법으로, 상기 방법이 클럭신호와 동시에, 상기 예정된 데이타 양을 외부장치로 송신하는 단계와, 상기 예정된 데이타 양의 마지막 송신 즉시 클럭신호를 정지하는 단계로 구성되는 것을 특징으로 하는 데이타 전송방법.
  10. 제9항에 있어서, 고전위 혹은 저전위에서 상기 클럭신호를 정지할지를 결정하는 단계를 포함하며, 상기 클럭신호를 정지하는 단계는 상기 결정된 데이타 양의 상기 마지막 전송 즉시 상기 결정하는 단계 동안 결정된 바와같이 고전위 혹은 저전위의 상기 클럭신호를 정지하는 단계를 포함하는 것을 특징으로 하는 데이타 전송방법.
  11. 제9항에 있어서, 상기 데이타를 계수하며 상기 결정된 양이 전송되었을 때를 결정하는 계수단계를 포함하고, 상기 계수단계가 제어신호를 발생시키는 것을 특징으로 하는 데이타 전송방법.
  12. 제11항에 있어서, 클럭신호를 발생하는 단계를 포함하는 것을 특징으로 하는 데이타 전송방법.
  13. 제12항에 있어서, 상기 클럭 출력신호 및 상기 제어 신호를 논리 곱하는 단계를 포함하는 것을 특징으로 하는 데이타 전송방법 .
  14. 외부장치로부터 데이타를 수신하는 마이크로콘트롤러용 직렬 입/출력 포트에 있어서, 상기 직렬 입/출력 포트가 상기 외부장치로부터 수신하는 데이타 비트의 선택된 수를 결정하는 수단과, 상기 결정된 데이타 비트의 선택된 수를 수신하기에 충분한 만큼의 클럭 펄스를 생산하는 수단과. 상기 결정된 데이타 비트의 선택된 수를 수신하도록 클럭펄스의 생산을 개시하는 수단과, 상기 결정된 데이타 비트의 선택수를 수신하기에 충분할 만큼의 클럭 펄스의 생산 즉시 클럭 펄스의 생산을 정지하는 수단으로 구성되는 것을 특징으로 하는 직렬 입/출력 포트.
  15. 제14항에 있어서, 상기 외부장치로부터 수신하는 데이타 비트의 선택된 수를 결정하는 수단은 수신 워드길이 계수기로 구성된 것을 특징으로 하는 직렬 입/출력 포트.
  16. 제15항에 있어서, 상기 절정된 데이타 비트의 선택된 수를 수신하기에 충분한 만큼의 클럭 펄스를 생산하는 수단은 클럭 분주기로 구성되는 것을 특징으로 하는 직렬 입/출력 포트.
  17. 외부장치로 데이타 및 클럭신호를 송신하고, 외부장치로부터 데이타를 수신하는 마이크로콘트롤러용 직렬 입/출력 포트에 있어서, 상기 직렬 입/출력 포트가 상기 외부장치로 송신하는 데이타 비트의 선택된 수를 결정하는 수단과, 상기 결정된 데이타 비트의 선택된 수를 송신하기에 충분한 만큼의 클럭 펄스를 생산하는 수단과, 상기 결정된 데이타 비트의 선택된 수를 송신하도록 클럭 펄스의 생산을 개시하는 수단과, 상기 결정된 데이타 비트의 선택수를 송신하기에 충분할 만큼의 클럭 펄스의 생산 즉시 클럭 펄스의 생산을 정지하는 수단과, 상기 외부장치로부터 수신하는 데이타 비트의 선택된 수를 결정하는 수단과, 상기 결정된 데이타 비트의 선택된 수를 수신하기에 충분한 만큼의 클럭 펄스를 생산하는 수단과, 상기 결정된 데이타 비트의 선택된 수를 수신하도록 클럭 퍽스의 생산을 개시하는 수단과, 상기 결정된 데이타 비트의 선택수를 수신하기에 충분할 만큼의 클럭 펄스의 생산 즉시 클럭 펄스의 생산을 정지하는 수단으로 구성되는 것을 특징으로 하는 직렬 입/출력 포트.
  18. 제17항에 있어서, 고전위 혹은 저전위에서 클럭 펄스를 정지할지를 결정하는 수단을 포함하는 것을 특징으로 하는 직렬 입/출력 포트.
  19. 제18항에 있어서, 상기 고전위 혹은 저전위에서 클럭 펄스를 정지할지를 결정하는 수단은 직렬 포트 모드 레지스터내의 1비트로 이루어지는 것을 특징으로 하는 직렬 입/출력 포트.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930013657A 1992-07-21 1993-07-20 직렬 인터페이스 모듈 및 방법 KR940002717A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/918,624 US5404459A (en) 1992-07-21 1992-07-21 Serial interface module and method in which the clock is only activated to send a predetermined number of data bits
US7/918,624 1992-07-21

Publications (1)

Publication Number Publication Date
KR940002717A true KR940002717A (ko) 1994-02-19

Family

ID=25440687

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930013657A KR940002717A (ko) 1992-07-21 1993-07-20 직렬 인터페이스 모듈 및 방법

Country Status (6)

Country Link
US (1) US5404459A (ko)
EP (1) EP0581478B1 (ko)
JP (1) JPH06187467A (ko)
KR (1) KR940002717A (ko)
CN (1) CN1082794A (ko)
DE (1) DE69326724T2 (ko)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5621402A (en) * 1993-07-21 1997-04-15 Advanced Micro Devices, Inc. Keypad scanner
US5590339A (en) * 1993-08-23 1996-12-31 Macronix International Co., Ltd. Input device interface with power connect state and serial data channel enabling power to the device from time to time
US5727233A (en) * 1994-08-02 1998-03-10 Apple Computer, Inc. Byte-mode and burst-mode data transfer mechanism for a high-speed serial interface
US5884040A (en) * 1995-01-11 1999-03-16 Sony Corporation Per-packet jamming in a multi-port bridge for a local area network
US5857075A (en) * 1995-01-11 1999-01-05 Sony Corporation Method and integrated circuit for high-bandwidth network server interfacing to a local area network
US5940597A (en) * 1995-01-11 1999-08-17 Sony Corporation Method and apparatus for periodically updating entries in a content addressable memory
US6256313B1 (en) 1995-01-11 2001-07-03 Sony Corporation Triplet architecture in a multi-port bridge for a local area network
WO1997036245A1 (en) * 1996-03-25 1997-10-02 Advanced Micro Devices, Inc. Serial interface module and method
US6026453A (en) * 1997-07-15 2000-02-15 International Business Machines Corporation System for facilitating serial data communications utilizing number of cycles input signal remained asserted to indicate data output logical state
JPH1185304A (ja) * 1997-09-03 1999-03-30 Nec Corp クロック入力制御回路
US6363067B1 (en) 1997-09-17 2002-03-26 Sony Corporation Staged partitioned communication bus for a multi-port bridge for a local area network
US6157951A (en) * 1997-09-17 2000-12-05 Sony Corporation Dual priority chains for data-communication ports in a multi-port bridge for a local area network
US6816490B1 (en) 1997-09-17 2004-11-09 Sony Corporation Statistical learning technique in a multi-port bridge for a local area network
US6308218B1 (en) 1997-09-17 2001-10-23 Sony Corporation Address look-up mechanism in a multi-port bridge for a local area network
US6446173B1 (en) 1997-09-17 2002-09-03 Sony Corporation Memory controller in a multi-port bridge for a local area network
US6301256B1 (en) 1997-09-17 2001-10-09 Sony Corporation Selection technique for preventing a source port from becoming a destination port in a multi-port bridge for a local area network
US6617879B1 (en) 1997-09-17 2003-09-09 Sony Corporation Transparently partitioned communication bus for multi-port bridge for a local area network
US6363428B1 (en) 1999-02-01 2002-03-26 Sony Corporation Apparatus for and method of separating header information from data in an IEEE 1394-1995 serial bus network
US6367026B1 (en) 1999-02-01 2002-04-02 Sony Corporation Unbalanced clock tree for a digital interface between an IEEE 1394 serial bus system and a personal computer interface (PCI)
US6345072B1 (en) * 1999-02-22 2002-02-05 Integrated Telecom Express, Inc. Universal DSL link interface between a DSL digital controller and a DSL codec
US8903348B2 (en) * 2003-02-19 2014-12-02 Csr Technology Inc. Serial radio frequency to baseband interface with power control
JP2005107694A (ja) * 2003-09-29 2005-04-21 Sanyo Electric Co Ltd 通信インターフェース回路およびその制御方法、マイクロコンピュータ
CN100383773C (zh) * 2005-03-03 2008-04-23 凌阳科技股份有限公司 解决传输接口双向信号冲突的方法与装置
CN100498749C (zh) * 2007-04-12 2009-06-10 威盛电子股份有限公司 串行外围接口数据传输方法及串行外围接口数据传输系统
EP2477007A4 (en) * 2009-09-09 2014-07-23 Yaskawa Denki Seisakusho Kk INTERFACE CIRCUIT, INVERTER APPARATUS, INVERTER SYSTEM, AND TRANSMITTING / RECEIVING METHOD
CN104570881A (zh) * 2015-01-21 2015-04-29 张丽 适用于单串口设备与多上位机的即时通讯方法及设备
CN111562490B (zh) * 2019-02-14 2023-01-20 深圳市汇顶科技股份有限公司 测试方法及系统

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5654529A (en) * 1979-10-08 1981-05-14 Nec Corp Data processor
JPS57120146A (en) * 1981-01-16 1982-07-27 Hitachi Ltd Data transfer device
US4545030A (en) * 1982-09-28 1985-10-01 The John Hopkins University Synchronous clock stopper for microprocessor
US4642791A (en) * 1983-09-15 1987-02-10 Pitney Bowes Inc. Interface for mailing system peripheral devices
US4698748A (en) * 1983-10-07 1987-10-06 Essex Group, Inc. Power-conserving control system for turning-off the power and the clocking for data transactions upon certain system inactivity
US4851987A (en) * 1986-01-17 1989-07-25 International Business Machines Corporation System for reducing processor power consumption by stopping processor clock supply if a desired event does not occur
JPS63163912A (ja) * 1986-12-26 1988-07-07 Toshiba Corp マイクロコンピユ−タシステム
US5218704A (en) * 1989-10-30 1993-06-08 Texas Instruments Real-time power conservation for portable computers
US5254888A (en) * 1992-03-27 1993-10-19 Picopower Technology Inc. Switchable clock circuit for microprocessors to thereby save power

Also Published As

Publication number Publication date
EP0581478B1 (en) 1999-10-13
DE69326724T2 (de) 2000-06-08
US5404459A (en) 1995-04-04
EP0581478A1 (en) 1994-02-02
DE69326724D1 (de) 1999-11-18
CN1082794A (zh) 1994-02-23
JPH06187467A (ja) 1994-07-08

Similar Documents

Publication Publication Date Title
KR940002717A (ko) 직렬 인터페이스 모듈 및 방법
US4617566A (en) Addressable-port, daisy chain telemetry system with self-test capability
US4149144A (en) Polling and data communication system having a pulse position to binary address conversion circuit
GB1249536A (en) An adapter
GB1074027A (en) Signal detection system
KR890702158A (ko) 데이타 운반소자
US3333246A (en) Delay line clock
KR850002530A (ko) 신호 전송장치
SU1193655A1 (ru) Преобразователь последовательного кода в параллельный
KR920003696A (ko) 다중방식 시스템의 데이타 전송장치
US3632875A (en) Variable stop generation for transmitter
SU1061128A1 (ru) Устройство дл ввода-вывода информации
SU1476481A1 (ru) Устройство дл подключени абонентов к магистрали ЭВМ
SU1275417A1 (ru) Устройство сопр жени с магистралью последовательного интерфейса
SU548937A1 (ru) Передающее стартстопное устройство
SU1539972A1 (ru) Генератор последовательности импульсов
SU1205315A1 (ru) Стартстопное приемное устройство
SU1119020A1 (ru) Устройство управлени пам тью
SU1262574A2 (ru) Запоминающее устройство с контролем информации при записи
SU906014A1 (ru) Устройство дл фазового пуска приемника
SU1640705A1 (ru) Устройство управлени передачей информации в многопроцессорной системе
SU1187253A1 (ru) Устройство для временной привязки импульсов
SU766042A1 (ru) Устройство дл опроса информационных датчиков
SU568200A1 (ru) Устройство дл приема дискретной информации
SU1177816A1 (ru) Устройство дл имитации неисправностей ЭВМ

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid