SU1119020A1 - Устройство управлени пам тью - Google Patents

Abstract

УСТРОЙСТВО УПРАВЛЕНИЯ ПАМЯТЬЮ, содержащее триггер индикации запросов, первьй элемент И и первую линию задержки, первый выход которой соединен с входом сброса триггера индикации запросов, единичный выход которого соединен с первым входом первого элемента И, выход которого соединен с входом первой линии задержки, второй выход которой подключен к первому выходу устройства, тактовьй вход устройства соединен с вторым входом первого элемента И, запросный вход устройства подключен к единичному входу триггера индикации запросов, отличающеес  тем, что, с целью сокращени  оборудовани , оно содержит второй элемент И, триггер управлени  паузой и вторую линию задержки, причем первьй управл ющий вход устройства соединен с входом второй линии задержки, первый выход которой соединен с вторым выходом устройства, второй выход второй линии задержки соединен с i входом сброса триггера управлени  паузой, единичный вход которого сое (Л динен с выходом второго элемента И, первьй вход которого подключен к третьему выходу первой линии задержки , второй вход второго элемента И соединен с вторым управл ющим входом устройства, единичньй выход триггера управлени  паузой подключен к третьему выходу устройства. ;О N)

Description

Изобретение относитс  к вычислительной технике и может быть применено в устройствах обработки информации . Известно устройство управлени  обращением к пам ти, примен емое в цифровых вычислительных машинах, в котором цикл оперативной пам ти зна чительно больше цикла процессора, содержащее блок управлени , распред литель и генератор С13. Недостатком данного устройства  вл етс  фиксированный цикл пам ти и невозможность подключени  оперативной пам ти с другим циклом обращени  . Известно устройство управлени  обращением к пам ти, содержащее блок управлени , распределитель,генератор , ,узел индикации свободной зоны пам ти и узел задержки i2. Недостатком известного устройства  вл ютс  затраты на оборудование из-за необходимости управлени  выработкой тактовых импульсов,приче затраты возрастают пропорционально количеству вырабатываем1.Х тактовых импульсов. Кроме того, врем  остано ва кратно циклу синхронизации,что приводит к значительным потер м быстродействи , когда цикл обращени к пам ти не кратен циклу синхрониза ции., Наиболее близким к изобретению  вл етс  устройство управлени  обращением к пам ти, содержащее элемент пусков пам ти И, первый вход которого соединен с первым выходом линии задержки, второй выход которо соединен с вторым выходом устройств вход линии задержки соединен с выходом элемента пусков пам ти И З. Недостатком данного устройства  вл етс  то, что при наличии буфера оперативной пам ти данное устройств не обеспечивает управление, так как оно лишь определ ет когда можно вьщать запрос к пам ти после послед . него запроса, т.е. устройство по запросу пам ти организует необходимую паузу, в течение которой оперативное запоминающее устройство (ОЗУ выполн ет операцию, а при наличии буфера, если затребованные данные Наход тс  в нём, пауза не нужна, так. как обращени  к ОЗУ. нет. Кроме того, применение буферной пам ти требует дополнительного устройства управлени , взаимодействующего с даннь устройством, т.е. требует дополнительных аппаратурных затрат. Цель изобретени  - сокращение оборудовани . Поставленна  цель достигаетс  тем, что в устройство управлени  пам тью, содержащее триггер индикации запросов, первый элемент И и первую линию задержки, первый выход которой соединен с входом сброса триггера индикации запросов, единичный выход которого соединен с первым входом первого элемента И, выход которого соединен с входом первой линии задержки, второй выход которой подключен к первому выходу устройства , тактовый вход устройства соединен с вторым входом первого элемента И, запросньпЧ вход устройства подключен к единичному входу триггера индикации запросов, введены второй элемент И,триггер управлени  паузой и вторую линию задержки, причем первый угфавл ющий вход устройства соединен с входом второй линии задержки, первый выход которого соединен с вторым выходом устройства, второй выход второй линии задержки соединен с входом сброса триггера управлени  паузой, единичный вход которого соединен с выходом второго элемента И, первый вход которого подключен к третьему выходу первой линии задержки, второй вход второго элемента И соединен с вторым управл ющим входом устройства, единичный выход триггера управлени  паузой подключен к третьему выходу устройства . На фиг.1 приведена обща  схема устройства; на фиг.2 - временна  диаграмма, по сн юща  работу устройства . Устройство управлени  пам тью (фиг.1) содержит триггер 1 индикации запросов к пам ти, первый элемент И 2, первую линию 3 задержки, второй элемент И 4, триггер 5 управлени  паузой и вторую линию 6 задержки, тактовый вход 7, запросный вход 8, первьй управл ющий вход 9, второй управл ющий вход 10, первый выход 11, второй выход 12 и третий выход 13. Триггер 1 индикации запросов к пам ти предназначен дл  запоминани  запроса к оперативной пам ти (СП), сгенерированного устрой31

ством обработки информации и поступившего на запросный вход 8 устройства .

Перва  лини  3 задержки предназначена дл  формировани  временной . диаграммы, необходимой дл  обработки запроса к ОП.

Триггер 5 управлени  паузой предназначен дл  организации паузы, в течении которой оперативное запоминающее устройство вьтолн ет заданную ему операцию.

Втора -лини .6 задержки предназначена дл  формировани  временной диаграммы, необходимой дл  приема данных из ОЗУ и завершени  обработки запроса к ОП.

Устройство работает следующим образом.

Устройство обработки информации , с которым соединено предлагаемое устройство, управл етс  микрпрограммно . Микрокоманда обращени  к ОП и выполн етс  за два цикла: Ц1 и Ц2 (фиг.2). Рассмотрим микрокоманду А (микрокоманда обращени  к ОП), по которой в начале Ц1 на запросный вход 8 устройства поступает сигнал, указывающий, что сгенерирован запрос к ОП, который устанавливает триггер 1 индикации запросов к пам ти (фиг.1). В этом случае тактовьй импульс (ТИ), поступивший с тактового входа 7 устройства, пройд  через первый элемент И 2, поступает на вход первой линии 3 задержки . Перва  лини  3 зддержки формирует серию импульсов (фиг. 2), поступающих на первый выход 11 устройства . Данна  сери .импульсов поступает в устройство обработки информации и определ ет временную диаграмму, необходимую дл  обработки запроса к ОП (управление буфером ОП, запуск операции дл  ОЗУ).

Пусть устройство обработки (имеющее в своём составе буфер ОП) определило , что запрашиваемых данных в буфере нет, т.е. необходим запрос к ОЗУ. В этом случае на второй вход 10 устройства поступает сигнал который разрешает лрохолдение импульса с третьего выхода первой линии 3 задержки через второй элемент И 4 на установочный вход триггера 5 управлени  паузой, устанавлива  его в единичное состо ние. Выход триггера 5 управлени  паузой поступает на третий выход 13

90204

устройства и далее в устройство обработки , перевод  его в состо ние Останов после цикла Ц1. Таким образом , организуетс  пауза ме ду циклами Ц1 и Ц2.

По запущенной развертке (первый выход 11) устройство обработки информации вьдает необходимую дл  запуска операции в ОЗУ информацию и управление. ОЗУ выполн ет операцию и после ее завершени  вьщает сигнал (импульс), поступающий на первый вход 9 устройства, соединенного с входом второй линии 6 задержки, на которой формируютс  сери  импульсов, поступающих на второй выход 12 устройства , а также вьграбатьшаетс  сигнал, поступаюш гй на триггер 5 управлени  паузой и сбрасывающий его. Таким образом, устройство обработки информации вьшодитс  из состо ни „Останов , пауза завершаетс  и обрабатываетс  Ц2 икpoкoмaнды Л. По запущенной развертке (второй выход 12) ,устройство обработки осуществл ет прием из ОЗУ информации, ее б еризацию в буфере ОП. В цикле Ц2 осуществл етс  передача информа;ции в регистры устройства обработки, считывание следующей микрокоманды. Первый выход первой линии 3 задержки соединен с входом сброса триггера 1 и адикации запросов к пам ти - эта цепь служит дл  установки в начальное состо ние триггера 1.

5 Рассмотрим случай, когда микрокоманда обращени  к ОП не требует запроса к ОЗУ, т.е. запрошенные данные имеютс  в буфере ОП (микрокоманда В фиг.2).

- Аналогично (как в микрокоманде А) происходит, формирование серии импульсов первой линии 3 задержки поступающих на первьй выход 11 устройства . Однако, так как микрокоман да В не требует запроса к ОЗУ, на втором входе 10 устройства отсутствует сигнал и поэтому блокируетс  прохождение импульса с третьего выхода первой линии 3 задержки через второй

0 элемент И 4. Поэтому триггер 5 управлени  паузой не устанавливаетс  в единичное состо ние, следовательно устройство обработки информации после завершени  цикла Ц1 сразу же

5 начинает цикл Ц2, т.е, отсутствует пауза между циклами.

По запущенной развертке (первый выход устройства. 11) осуществл етс 

считывание и прием информации из буфера ОП.

Таким образом, предлагаемое устройство позвол ет вьшолн ть микрокоманду обращени  к ОП (состо щую из двух щнслов) или с паузой между циклами (А, фиг.2) или без паузы (Э). ЬЬ1крокоманда И используетс  когда нет запроса к ОЗУ (т.е. затребованны данные наход тс  в буфере ОП). Шкрокома да А используетс  когда есть запрос к ОЗУ. Причем длительность йаузы межцу циклами определ етс  ОЗУ сигналом, поступающим на первый вход 9 устройства. Тем самым если ОЗУ не может сразу же выполнить заданную ему операцию (например , идет процесс регенерации в динамическом ОЗУ), то пауза зат гиваетс  на врем  зан тости ОЗУ и оканчиваетс  после завершени  операции в ОЗУ.

Технико-экономическа  эффективность изобретени  заключаетс  в том, что оно позвол €Гт увеличить быстродействие устройства обработки информации за счет введени  буферной пам ти.

Введение буферной пам ти уменьшает врем , затрачиваемое на обмен информации межцу оперативной пам тью и устройством обработки.Поэтому увеличиваетс  быстродействие устройства обработки информации, его производительность. Кроме того, длительность паузы определ етс  ОЗУ, т.е. устройство позвол ет подключение ОЗУ с различными характеристикам без каких-либо изменений или регулировок в предлагаемом устройстве.

HuKpoKOffOff a А

ffuKfjOfcOftet/f ff В

Claims (1)

1. УСТРОЙСТВО УПРАВЛЕНИЯ ПАМЯТЬЮ, содержащее триггер индикации запросов, первый элемент Ии первую линию задержки, первый выход которой соединен с входом сброса триггера индикации запросов, единичный выход которого соединен с первым входом первого элемента И, выход которого соединен с входом первой линии задержки, второй выход которой подключен к первому выходу <Putt устройства, тактовый вход устройства соединен с вторым входом первого элемента И, запросный вход устройства подключен к единичному входу триггера индикации запросов, отличающееся тем, что, с целью сокращения оборудования, оно содержит второй элемент И, триггер управления паузой и вторую линию задержки, причем первый управляющий вход устройства соединен с входом второй линии задержки, первый выход которой соединен с вторым выходом устройства, второй выход второй линии задержки соединен с входом сброса триггера управления паузой, единичный вход которого соединен с выходом второго элемента И, первый вход которого подключен к третьему выходу первой линии задержки, второй вход второго элемента И соединен с вторым управляющим входом устройства, единичный выход триггера управления паузой подключен к третьему выходу устройства.