SU1594536A1 - Устройство дл прерывани программ - Google Patents
Устройство дл прерывани программ Download PDFInfo
- Publication number
- SU1594536A1 SU1594536A1 SU884483371A SU4483371A SU1594536A1 SU 1594536 A1 SU1594536 A1 SU 1594536A1 SU 884483371 A SU884483371 A SU 884483371A SU 4483371 A SU4483371 A SU 4483371A SU 1594536 A1 SU1594536 A1 SU 1594536A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- counter
- inputs
- memory block
- Prior art date
Links
Landscapes
- Pulse Circuits (AREA)
Abstract
Изобретение относитс к вычислительной технике и может быть использовано в вычислительных системах, работающих в режиме разделени времени. Цель изобретени - расширение области применени за счет возможности задани длительности интервалов между импульсами прерываний. Устройство дл прерывани программ содержит генератор 1 импульсов, элементы И 2, 3, 4, счетчики 5 и 6, элементы задержки 7, 8, 9, блок 10 сравнени , элемент ИЛИ 12, триггер 13, регистр 14, блок пам ти 11. В устройстве функциональна зависимость обусловлена последовательным перебором чеек блока 11 пам ти, куда в начальный момент работы устройства загружаютс функциональна последовательность временных интервалов между импульсами прерываний, векторы прерываний и информаци от внешних устройств. Элементы задержки 8 и 9 и элемент И 4 при смене кода временного интервала обеспечивают синхронность работы устройства. 1 ил.
Description
2f
сд
а
Изобретение относитс к вычислительной технике и может быть использовано в вычислительных системах, работающих в режиме разделени времени, требующих нетра- виальной функциональной зависимости интер- валов прерываний от времени.
Цель изобретени - расширение области применени за счет возможности задани длительности интервалов между импульсами прерываний.
На чертеже приведена схема устройства.
Устройство содержит генератор 1 импульсов , элементы И 2-4, счетчики 5 и 6, элементы 7-9 задержки, блок 10 сравнени , блок 1 пам ти, элемент ИЛИ 12, триггер 13, регистр 14, вход 15 запуска, блокировочный вход 16 устройства, вход 17 записи устройства , адресные входы 18 устройства, информационные входы 19 устройства, выход 20 прерывани , информационные выходы 21 устройства.
Устройство работает следующим образом.
Предварительно в блок II пам ти загружаютс функциональна последовательность временных интервалов между импульсами прерываний, векторы прерываний и информаци о внешних устройствах, причем в каждую чейку блока 1) пам ти записываетс код длины одногр временного интервала . Дл этого на вход 15 устройства подаетс низкий уровень сигнала, который блокирует элемент И 2. Низкий уровень сигнала с .выхода элемента И 2 запрещает работу блока 10 сравнени , что предотвращает установку триггера 14 в единичное состо ние и, следовательно, выдачу сигнала прерывани с выхода 20 устройства. В то же врем счетчиком 5 производитс счет импульсов генератора- 1 импульсов, а также сброс в нулевое состо ние триггера 13. На входы 18 подаетс адрес чейки пам ти, а на входы 19 - код соответствующего временного интервала между импульсами прерываний . Затем на вход 17 подаетс импульс записи, который открывает элемент И 4. Импульсом с выхода генератора 1 импульсов, проход щим через элемент И 4, производитс запись адреса в счетчик 6 с входа 18. Этот адрес устанавливаетс на адресном входе блока II пам ти. Импульс с выхода элемента И 4 проходит через элемент 8 задержки, задержива сь на врем записи адреса в счетчик 6, и производит запись кода временного интервала в соответствующую чейку пам ти. Таким образом, производитс запись всей последовательности вре- менных интервалов в последовататьные чейки пам ти. После загрузки необходимой последовательности кодов временных интервалов на вход 15 подаетс сигнал высокого уровн , который открывает элемент И 2. При этом на входе 17 поддерживаетс сигнал низкого уровн , которым закрываетс элемент И 4, предотвраща прохождение записывающих импульсов на соответствую0
5
5 0 5 Q 5 0
щие входы счетчика 6 и блока 11 пам ти. Низким уровнем сигнала с выхода элемента И 4, проход щим через элемент 8 задержки, и поступающим на вход записи-чтени блока 11 пам ти, поддерживаетс режим данного блока. На входе 15 поддерживаетс высокий уровень сигнала. Адресом с выхода счетчика 6 обеспечиваетс чтение из блока 11 пам ти соответствующего кода временного интервала, который с выхода блока 11 пам.чти поступает на второй информационный вход блока 10 сравнени . Этот код периодически сравниваетс с кодом, поступающим на первый информационный вход блока 10 сравнени с выхода счетчика 5, который осуществл ет счет текущего времени по импульсам генератора 1. Если содержимое счетчика 5 больше или равно содержимому блока 11 и на управл ющем входе блока 10 сравнени по витс импульс, соответствующий отсутствию импульса на выходе генератора 1 импульсов, то на выходе элемента ИЛИ 12 по вл етс импульс, которым триггер 13 устанавливаетс в единичное состо ние. При этом на выходе 20 по вл етс сигнал прерывани , а счетчик 5 сбрасываетс в нулевое состо ние. После прихода сигнала через элемент И 4 и элемент 7 задержки, в котором задерживаетс на врем установлени триггера 13 в единичное состо ние, данный сигнал переводит счетчик 6 в очередное состо ние. Следующим импульсом с выхода генератора производитс сброс триггера 13 в нулевое состо ние , и сигнал прерывани с выхода 20 снимаетс . С каждым следующим сигналом прерывани происходит прерывание кода на выходе блока 11 пам ти, что обеспечивает функциональную зависимость интервалов между импульсами прерывани от времени. При необходимости временной интервал может быть зафик ;ирован. Дл этого на блокировочный вход 16 следует подать сигнал низкого уровн , тогда импульсы не будут поступать на счетный вход счетчика 6 и на адресном входе блока 11 пам ти установитс фиксированный адрес, поддерживающий фиксированный код на выходе блока I пам ти и, следовательно, на втором информационном входе блока 10 сравнени .
Во врем работы устройства в произвольной чейке блока 11 пам ти можно изменить информацию описанным образом. Вход 15 можно использовать дл прерывани работы устройства подачей на него сигнала низкого уровн . Кроме того, сигнал с выхода элемента 8 задержки проходит через элемент 9 задержки, задержива сь на врем перевода счетчика 6 в очередное состо ние и на врем чтени информации из блока 11 пам ти, и поступает на вход записи регистра 14, иницииру запись вектора прерывани с выхода блока 11 пам ти. После по влени сигнала прерывани на выходе 20 происход т смена кода и емена век
тора прерывани в регистре 14 и начинаетс новый отсчет текущего времени.
Claims (1)
- Формула изобретениУстройство дл прерывани программ, содержащее генератор импульсов, два элемента И, два счетчика, первый элемент задержки, блок сравнени , элемент ИЛИ, триггер, регистр, причем выход генератора импульсов соединен со счетным входом первого счетчика, выходы которого соединены с первой группой входов блока сравнени , выходы «Больше и «Равно которого соединены с входами элемента ИЛИ, выход первого элемента И соединен с управл ю- щим входом блока сравнени , отличающеес тем, что, с целью расширени области применени за счет возможности задани длительности интервалов между импульсами прерываний,.в него введены третий элемент И, второй и третий элементы задержки и блок пам ти, причем выход генератора импульсов соединен с инверсным входом первого элемента И, с первым входом второго элемента И и с входом сброса триггера, выход элемента ИЛИ соединен с единичным05 5входом триггера, с входом сброса первого счетчика и первым входом третьего элемента И, выход которого через первый элемент задержки соединен со счетным входом второго счетчика и через второй элемент задержки - с тактовым входом регистра, выходы второго счетчика соединены с адресными входами блока пам ти, выходы которого соединены с информационными входами регистра, выходы которого соединены с второй группой входов блока сравнени и вл ютс группой информационных выходов устройства, выход второго элемента И соединен с входом записи второго счетчика и через третий элемент задержки - с входом записи-чтени блока пам ти, пр мой вход первого элемента И вл етс входом запуска устройства, второй вход третьего элемента И вл етс блокировочным входом устройства, вход записи устройства соединен с вторым входом второго элемента И, информационные входы второго счетчика вл ютс группой адресных входов устройства, входы данных блока пам ти вл ютс группой информационных входов устройства , выход триггера вл етс выходом прерывани устройства.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884483371A SU1594536A1 (ru) | 1988-09-16 | 1988-09-16 | Устройство дл прерывани программ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884483371A SU1594536A1 (ru) | 1988-09-16 | 1988-09-16 | Устройство дл прерывани программ |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1594536A1 true SU1594536A1 (ru) | 1990-09-23 |
Family
ID=21399574
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU884483371A SU1594536A1 (ru) | 1988-09-16 | 1988-09-16 | Устройство дл прерывани программ |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1594536A1 (ru) |
-
1988
- 1988-09-16 SU SU884483371A patent/SU1594536A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 684544, кл. G 06 F 9/46, 1979. Авторское свидетельство СССР № 1070550, кл. G 06 F 9/46,, 1984. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1594536A1 (ru) | Устройство дл прерывани программ | |
US4398269A (en) | MNOS Over-write protection circuitry | |
SU1168958A1 (ru) | Устройство дл ввода информации | |
SU1226528A1 (ru) | Буферное запоминающее устройство | |
RU2049363C1 (ru) | Устройство для регенерации информации динамической памяти | |
SU1291988A1 (ru) | Устройство дл ввода информации | |
SU1290423A1 (ru) | Буферное запоминающее устройство | |
SU1376074A1 (ru) | Устройство дл программируемой задержки информации | |
SU1179349A1 (ru) | Устройство дл контрол микропрограмм | |
SU1388951A1 (ru) | Буферное запоминающее устройство | |
SU1587504A1 (ru) | Устройство программного управлени | |
SU1605244A1 (ru) | Устройство дл сопр жени источника и приемника информации | |
SU1183979A1 (ru) | Устройство для сбора информации о работе процессора | |
SU1451775A1 (ru) | Буферное запоминающее устройство | |
RU1789993C (ru) | Устройство дл редактировани элементов таблиц | |
RU1798901C (ru) | Однотактный умножитель частоты | |
SU1278869A1 (ru) | Устройство дл сопр жени ЭВМ с внешними устройствами | |
SU913448A1 (ru) | Устройство для управления накопителем на запоминающих элементах с неразрушающим считыванием информации 1 | |
SU1305771A1 (ru) | Устройство управлени буферной пам тью | |
SU1383445A1 (ru) | Устройство дл задержки цифровой информации | |
SU1488816A1 (ru) | Уctpoйctbo для упpabлehия oбmehom пpoцeccopa c пamяtью | |
SU1562921A1 (ru) | Устройство дл сопр жени источника и приемника информации | |
SU1003151A1 (ru) | Запоминающее устройство с контролем информации при записи | |
SU556495A1 (ru) | Запоминающее устройство | |
SU1264239A1 (ru) | Буферное запоминающее устройство |