SU913448A1 - Устройство для управления накопителем на запоминающих элементах с неразрушающим считыванием информации 1 - Google Patents
Устройство для управления накопителем на запоминающих элементах с неразрушающим считыванием информации 1 Download PDFInfo
- Publication number
- SU913448A1 SU913448A1 SU802967132A SU2967132A SU913448A1 SU 913448 A1 SU913448 A1 SU 913448A1 SU 802967132 A SU802967132 A SU 802967132A SU 2967132 A SU2967132 A SU 2967132A SU 913448 A1 SU913448 A1 SU 913448A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- inputs
- output
- outputs
- control
- Prior art date
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Description
Изобретение относится к запоминающим устройствам и может быть исполы зовано в системах отображения, передачи и обработки дискретной информации .
Известно устройство для управления накопителем на запоминающих элементах с неразрушающим считыванием информации, содержащее полупроводниковый накопитель, непрерывно работающий адресный счетчик считывания, регистр адреса записи и блок сравнения кодов регистра адреса записи и адресного счетчика считывания, выхо'ды которого соединены с накопителем (13 .
Недостатком этого устройства является сложность.
Наиболее близким техническим решением к данному изобретению является устройство для управления накопителем на запоминающих элементах с неразрушающим считыванием информации, содержащее накопитель, ад2
ресный счетчик, подключенный к накопителю, счетчик записи, элементы И, ИЛИ, тактовые и установочные шины и формирователь [2].
Недостатком этого устройства яв5 ляется ограниченность области его применения вследствие невозможности вписывания новых знаков в зтписанный ранее текст или устранения без пробелов части записанного текста.
10 Цель изобретения - расширение области применения устройства за счет обеспечения возможности оперативной коррекции записанной ранее информации .
15 Поставленная цель достигается тем, что в устройство для управления накопителем на запоминающих элементах с неразрушающим считыванием информации, содержащее счетчики, элементы
® И, формирователь управляющих импульсов и первый элемент ИЛИ, причем выходы первого счетчика являются адресными выходами устройства,первые вхо3 91
ды счетчиков объединены и являются установочным входом устройства, выходы второго счетчика подключены к информационным входам первого элемента И, управляющий вход которого соединен с первым выходом формирователя управляющих импульсов, второй и третий выходы которого подключены к первым входам соответственно первого элемента ИЛИ и второго элемента И,второй вход которого соединен с тактовым входом первого элемента И и вторым входом первого счетчика, второй вход первого элемента ИЛИ подключен к выходу второго элемента И, -а выход - ко второму входу второго счетчика, который является первым тактовым входом устройства, входы с первого по пятый формирователя управляющих импульсов являются' соответственно вторым тактовым входом, входом записи, управляющим входом, входами коррекции и считывания устройства, введены регистры числа, переключатель, формирователь пачек импульсов , дешифратор считывания и адресный дешифратор, второй, третий и четвертый элементы ИЛИ, причем входы первого регистра числа являются одними из информационных входов устройства, а выходы подключены ко входам переключателя, выходы которого соединены со входами второго регистра числа и являются другими информационными входами устройства, выходы второго регистра числа являются информационными выходами устройства , управляющие входы регистров числа подключены к выходам второго и третьего элементов ИЛИ соответственно, первый, второй и третий тактовые выходы формирователя пачек импульсов соединены с первыми входами соответственно третьего, второго и четвертого элементов ИЛИ , второй вход второго элемента ИЛИ подключен к выходу дешифратора считывания и первому входу формирователя пачек импульсов, управляющий выход которого соединен с управляющим входом переключателя , второй вход - с выходом адресного дешифратора, входы которого подключены соответственно к выходам первого счетчика, третий и четвертый входы формирователя пачек импульсов соединены соответственно с пятым и с первым входами формирователя управляющих импульсов, пятый , ι
3448 4
вход формирователя пачек импульсов подключен ко второму входу первого счетчика, а шестой и седьмой входы являются входами коррекции устройст5 ва, входы дешифратора считывания соединены с информационными входами первого элемента И, выход которого подключен ко второму входу четвертого элемента ИЛИ, выход которого и
ίί) второй вход третьего элемента ИЛИ являются соответственно управляющим выходом и входом синхроимпульсов устройства.
На чертеже изображена функциональ15 ная схема предложенного устройства. Устройство содержит первый счетчик 1 со входами 2 и 3, второй счетчик 4, первый элемент И 5, формирователь 6 управляющих импульсов со
20 входами с первого по пятый 7~11, второй элемент И 12, первый элемент ИЛИ 13, первый регистр 14 числа, переключатель 15 с выходами 16, второй регистр 17 числа с выходами 18 и
чэ управляющим входом 19, дешифраторы 20 и 21,Формирователь 22 пачек импульсов со входами с первого по седьмой 23“ 29, с первым 30, вторым 31 и третьим 32 тактовым выходами и с управляющим
30 выходом 33, второй 34, третий 35 и четвертый 36 элементы ИЛИ. На чертеже обозначены один из информационных входов 37, вход 38 синхронизации, адресные выходы 39 и управляющий вы35 ход 40 устройства. На чертеже показан накопитель 41 на запоминающих элементах с неразрушающим считыванием информации.
Устройство работает следующим об40 разом.
Иа тактовые входы 3 и 7 подаются соответственно импульсы первого и второго тактов, на входы коррекции 28 и 29 ~ соответственно импульсы
45 сдвижения и раздвижения записанной информации.
При записи информация поступает на выходы 16 устройства и записывается в регистр 17 под воздействием синхроимпульса записи на входе 38, поступающего через элемент ИЛИ 35 на вход 19 регистра 17Затем по входу 8 поступает импульс записи, под воздействием которого разрешается работа первого элемента И 5, на выходе которого появляется импульс записи (один раз за период обращения счетчика 4") , посту5 91
пающий через элемент ИЛИ 36 на выход 40 накопителя 41. Учитывая, что' коэффициенты счета обоих счетчиков 1 и 4 равны и счетчики 1 и 4 находятся после действия сигнала начальной установки в одинаковых фазовых состояниях, первая информация записывается по первому адресу. После действия импульса записи на входе 8 Формирователь 6 вырабатывает одиночный импульс, запрещающий прохождение одного импульса первого такта через второй элемент И 12. При этом фаза счетчика 4 изменяется на один шаг по сравнению с фазой счетчика 1 .
При поступлении следующего знака записываемого текста в сопротивлении синхроимпульса на входе 38 и импульса записи на входе 8 происходит запись информации по второму адресу и, после записи, сдвиг на шаг фазы счетчика 4. Дальнейшая запись информации происходит аналогично, при этом переключатель 15 включен .
Считывание информации происходит после установки обоих счетчиков в одинаковое фазовое состояние сигналов начальной установки, поступающим на вход 2. При этом под воздействием импульса с дешифратора 20 (срабатывающего синхронно с элементом И 5 при записи), поступающего на управляющий вход регистра 14 через элемент ИЛИ 34, в регистр 14 записывается информация, хранящаяся по первому адресу накопителя 41.
При поступлении импульса считывания на вход 11 на управляющем выходе 33 формирователя 22 появляется импульс, включающий переключатель 15, и информация из регистра 14 поступает на информационные выходы 16 устройства. По окончании импульса счи- тывания Формирователь 6 вырабатывает импульс, запрещающий прохождение одного импульса первого такта через элемент И 12. При этом фаза счетчика 4 сдвигается на шаг по сравнению с фазой счетчика 1 аналогично режиму записи. Дальнейший выход информации происходит аналогично.
Для коррекции записанной информации место коррекции определяют, изменяя фазу счетчика 4 (момент срабатывания дешифратора 20 и элемента И 5) по сравнению с Фазой счетчика 1
3448 6
(момент срабатывания дешифратора 2ТУ, подавая сигналы на входы 9 и ,0.
При этом формирователь 6 вырабатывает импульсы, запрещающие прохож5 дение импульса первого такта через элемент И 12, в результате чего фаза счетчика 1 опережает фазу счетчика 4, или вырабатывает добавочные импульсы второго такта, поступающие через
10 элемент ИЛИ 13 на второй тактовый вход счетчика 4, в результате чего фаза счетчика 4 опережает фазу счетчика 1. При редактировании разрешающего сигнала на элемент И 5 не посту15 пает, сигналов записи не вырабатывается и информация не искажается., После выбора места коорекции можно осуществить или запись новой информации (аналогично режиму записи) или
20 сдвижение и раздвижение записанной информации.
При раздвижении информации под воздействие импульса на входе 29 устройства срабатывает формирователь 25 22 пачек импульсов. При этом, вырабатываются три пачки импульсов: первого, второго и третьего такта. Количество импульсов в пачке определяется периодом раздвижения, который 30 начинается после импульса на выходе дешифратора 20 и кончается после импульса на выходе дешифратора 21. Сигнал, длительность которого равна периоду раздвижения, поступает с 35 управляющего выхода 33 формирователя 22 на переключатель 15, открывая его на это время.
Каждый импульс из пачек импульсов первого, второго и третьего такта 40 осуществляет сдвиг на один шаг информации в накопителе 41 за счет задержек в регистрах 14 и 17. *
Импульс второго такта, поступающий на управляющий вход регистра 14, 45 записывает на него информацию, считанную из ячейки памяти по адресу К накопителя 41. Затем по тому же адресу в накопитель 41 записывается новая (корректирующая) информация 50 импульсом'из пачки импульсов третьего такта, поступающим на управляющий выход 40 устройства.
Импульсом первого такта с выхода 30 формирователя 22, поступающим 55 на управляющий вход 19 регистра 17,. считанная по адресу К из накопителя 41 информация переписывается из регистра 1,4 в регистр 17, а счетчик 1 ·
7
формирует следующий, (К+1)~ый,адрес.. Затем под действием импульса второго такта с выхода 31 формирователя 6 считывается из накопителя 41 по
.новому (К+1)~му адресу информация, поступающая в регистр 14, а из регистра 17 записывается содержащаяся в ней информация в накопитель 41 по (К+1)-му адресу, а информация из регистра 14 переписывается в регистр 17- Таким образом, информация сдвигается на один шаг. При этом импульсы на выходах дешифраторов 20 и 21 определяют адреса в накопителе 4'! . между которыми производится раздвижение информации.
При поступлении импульса сдвижения на вход 28 устройство работает аналогично. Импульс управления на выходе 33 и пачки импульсов на выходах 30~32 формирователя 22 появляется при поступлении импульса на выходе дешифратора 21, определяющего первый адрес, и заканчиваются при поступлении импульса на выходе дешифратора 20, соответствующего текущему адресу. При этом информация сдвигается на один шаг от первого адреса до указанного текущего адреса .
Технико-экономическое преимущество предложенного устройства заключается в более широкой области его применения, достигаемой за счет возможности оперативно корректировать записанную ранее текстовую информацию .
Claims (1)
- Формула изобретенияУстройство для управления накопителем на запоминающих элементах с неразрушающим считыванием,информации, содержащее счетчики, элементы И, формирователь управляющих импульсов и первый элемент ИЛИ,, причем выходы первого счетчика являются адресными выходами устройства, первые входы счетчиков объединены и являются установочным входом устройства, выходы второго счетчика подключены к информационным входам первого элемента И, управляющий вход^которого соединен с первым выходом формирователя управляющих импульсов, второй и третий выходы которого подключены к первым входам соответственно первого элемента ИЛИ и второго элемента И, второй вход которого соединен с тактовым9134488входом первого элемента И и вторым входом первого счетчика, второй вход первого элемента ИЛИ подключен к выходу второго элемента И, а вы5 ход - к второму входу второго счетчика, который является первым тактовым входом устройства, входы с пер вого по пятый формирователя управляющих импульсов являются соответствен10 но вторым тактовым входом, входом записи, управляющим входом, входами коррекции и считывания устройства, отличающееся „,тем, что, с целью расширения области примене*5 ния устройства за счет обеспечения ^возможности оперативной коррекциизаписанной ранее информации, оно содержит регистры числа, переключатель формирователь пачек импульсов, де20 шифратор считывания и адресный дешифратор, второй, третий и четвертый элементы ИЛИ, причем входы первого регистра числа являются одними из информационных входов устройства, а25 выходы подключены к входам пеоеклю чателя, выходы которого соединены с входами второго регистра числа и являются другими информационными входами устройства, выходы второго ре30 гистра числа являются информационными выходами устройства, управляющие входы регистров числа подключены к выходам второго и третьего элементов ИЛИ соответственно, первый, вто35 рой и третий тактовые выходы формирователя пачек импульсов соединены с первыми входами соответственно третьего, второго и четвертого элементов ИЛИ, второй вход второго эле40 мента ИЛИ подключен к выходу дешифратора считывания и первому входу формирователя пачек импульсов, управляющий выход которого соединен с управляющим входом переключателя, второй вход - с выходом адресного дешифратора, входы которого подключены соответственно к выходам первого счетчика, третий и четвертый входы формирователя пачек и/^пульсов50 соединены соответственно с пятым и с первым входами формирователя управляющих импульсов, пятый вход формирователя пачек импульсов подключен к второму входу первого счетчика, а. шестой и седьмой входы являются вхо55 дами коррекции устройства, входы дешифратора считывания соединены с информационными входами первого элемента И, выход которого подключен к вто9рому входу четвертого элемента ИЛИ, выход которого и второй вход третьего элемента ИЛИ являются соответственно управляющим выходом и входом синхроимпульсов устройства.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU802967132A SU913448A1 (ru) | 1980-07-01 | 1980-07-01 | Устройство для управления накопителем на запоминающих элементах с неразрушающим считыванием информации 1 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU802967132A SU913448A1 (ru) | 1980-07-01 | 1980-07-01 | Устройство для управления накопителем на запоминающих элементах с неразрушающим считыванием информации 1 |
Publications (1)
Publication Number | Publication Date |
---|---|
SU913448A1 true SU913448A1 (ru) | 1982-03-15 |
Family
ID=20912270
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU802967132A SU913448A1 (ru) | 1980-07-01 | 1980-07-01 | Устройство для управления накопителем на запоминающих элементах с неразрушающим считыванием информации 1 |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU913448A1 (ru) |
-
1980
- 1980-07-01 SU SU802967132A patent/SU913448A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU913448A1 (ru) | Устройство для управления накопителем на запоминающих элементах с неразрушающим считыванием информации 1 | |
SU1603438A1 (ru) | Стековое запоминающее устройство | |
SU1594536A1 (ru) | Устройство дл прерывани программ | |
SU949720A1 (ru) | Устройство дл контрол записи информации в блоках пам ти | |
SU1732332A1 (ru) | Устройство дл контрол многоканальных импульсных последовательностей | |
SU643973A1 (ru) | Устройство дл управлени накопителем на запоминающих элементах с неразрушающим считыванием информации | |
SU1080202A1 (ru) | Устройство дл магнитной записи цифровой информации | |
SU1583938A1 (ru) | Буферное запоминающее устройство | |
SU1169018A1 (ru) | Буферное запоминающее устройство | |
SU972588A1 (ru) | Устройство дл управлени записью информации в блок пам ти | |
SU1606972A1 (ru) | Устройство дл сортировки информации | |
SU1338020A1 (ru) | Генератор М-последовательностей | |
SU1388951A1 (ru) | Буферное запоминающее устройство | |
SU1341683A1 (ru) | Устройство дл контрол посто нной пам ти | |
SU1168958A1 (ru) | Устройство дл ввода информации | |
SU1116458A1 (ru) | Запоминающее устройство | |
SU1037238A1 (ru) | Устройство дл ввода информации | |
SU1101832A1 (ru) | Устройство дл обработки и сжати информации | |
SU1483479A1 (ru) | Устройство дл контрол знаний обучаемых | |
SU1193653A1 (ru) | Устройство дл программируемой задержки информации | |
SU1256087A1 (ru) | Устройство дл цифровой магнитной записи | |
SU1200343A1 (ru) | Запоминающее устройство дл телеграфного аппарата | |
SU1317486A1 (ru) | Устройство дл контрол блоков пам ти | |
SU1658190A1 (ru) | Устройство дл контрол монотонно измен ющегос кода | |
SU1554021A1 (ru) | Устройство коррекции сигнала записи цифровой информации |