SU798775A1 - Устройство дл обмена - Google Patents

Description

(54) УСТРОЙСТВО ДЛЯ ОБМЕНА

1

Изобретение относитс  к вычислительной технике и может быть использовано в цифровых вычислительных устройствах с асинхронным обменом информацией между блоками.

Известны устройства обмена с фиксированной продолжительностью цикла обмена, имеющие блок сопр жени  и блок синхронизации, который формирует синхронизирующие импульсы через посто нные промежутки времени fl.

Однако при использовании устройства обмена дл  передачи информации между разными блоками, имеющими различные временные характеристики , необходимо разрабатывать вновь блок сопр жени  и блок синхронизации .

Известно устройство, содержащее несколько переключаемых генераторов синхросигналов, что позвол ет производить обмен с несколькими фиксированными скорост ми 12.

Недостатком этого устройства  вл етс  то, что при необходимости организовать обмен между большим числом разнотипных блоков требуетс  большое число генераторов синхроси: налов .

Указанные недостатки устранены в устройствах с асинхронным обменом управл емых сигналами запроса и готовности к обмену, формируемыми

соответственно ведущим и обменивающимис  устройствами.

Наиболее близким по технической сущности к предлагаемому  вл етс  устройство, содержащее блок формировани  сигнала прерывани , который по сигналу обращени  подает на участвуквдую в обмене ЭВМ сигнал прерывани . Сигналом прерывани  ЭВМ устанавливаетс  в режим динамического

останова до последующего прерывани  запросом на обработку данных

Гз.

Недостатком этого устройства  вл етс  то, что после по влени  сигнала расходуетс  дополнительное врем , длительность которого определ етс  длительностью цикла между моментами анализа сигнала. При программной организации анализа сигнала это врем  может достигать нескольких г шкросекунд, что при передаче значительных потоков информации , например между блоком переработки (процессором) и запоминанвДим блоком  вл етс  неприемлемым.

Цель изобретени  - повышение быстродействи  устройства.

Эта цель достигаетс  тем, что в устройство введены коммутатор и блок управлени , первый выход которого соединен с установочным входом формировател  синхроимпульсов, второй выход которого соединен с первым стробируквдим входом блока управлени , к второму стробирующему входу которого подключен первйй выход задающего генератора, второй выход которого подсоединен к входу коммутатора , выход которого подключен к синхронизируннцему входу формировател  синхроимпульсов, управл кадий вход коммутатора подключен к второму выходу блока управлени , первый управл ющий вход которого  вл етс  первым входом устройства, второй управл кхций вход его - вторым входом устройства , а третий управл ющий вход третьим входом устройства. Блок управлени  содержит триггер RS-типа, два элемента И и элемент ИЛИ, первый вход которого  вл етс  первым управл ющим входом блока, второй вход элемента ИЛИ  вл етс  третьим управл ющим входом блока, а выход его подключен к первому входу первого элемента И, второй вход которого  вл етс  вторым стробирующим входом блока , а выход его соединен с первым установочным входом триггера RS-типа , к второму установочному входу которого подключен выход второго элемента И, который первым выходом блока, первый вход второго элемента И  вл етс  первым стробирующим входом блока, второй вход второго элемента И  вл етс  вторым управл нвдим входом блока, выход триггера RS-типа  вл етс  вторым выходом блока.

На фиг. 1 представлена структурна  схема предлагаемого устройства; на фиг. 2 - схема блока управлени .

Устройство содержит блок 1 переработки информации, запоминающий блок 2, формирователь 3 синхроимпульсов , задающий генератор 4, блок 5 управлени , коммутатор 6.

Блок управлени  содержит первый 7 и второй 8 элементы И, элемент ИЛИ 9 и триггер 10 RS-типа.

. Блок переработки и запоминающий блок св заны информационными и управл ющими св з ми, к которым могут быть подключены внешние устройства. Первый и второй .управл ющие входы блока управлени  подключены соответственно к выходу запоминающего блок и выходу блока переработки. Третий управл ющий вход блока управлени   вл етс  входом устройства, к которому может подключатьс  внешнее запоминан чее устройство. Синхронизирующий вход блока переработки подключен .к первому выходу формироват«л  синхроимпульсов. Второй выход этого формировател  подключен к первому стробирующему входу блока упралени , к его второму стробирующему входу подключен первый выход задающего генератора. Первый выход блока управлени  подключен к установочному входу формировател  синхроимпульсов , а второй выход блока к управл ющему входу коммутатора, вход которого подключен к второму выходу задающего генератора, а выход к синхронизирующему входу формировател  синхроимпульсов.

Первый управл ющий вход блока управлени   вл етс  первым входом элемента ИЛИ 9, второй вход которого  вл етс  третьим управл ющим входом блока, а выход подключен к первому входу первого элемента И 7, выход которого подключен к первому установочному входу триггера 10, а второй вход первого элемента И  вл етс  вторым стробирующим входом блока. Первый и второй входы второго элемента И 8  вл ютс  соответственно первым стробирующим и вторым управл ющим входами блока. Выход этой схемы  вл етс  первым выходом блока и подключен к второму устновочному входу триггера, выход которого  вл етс  вторым выходом блока .

Устройство дл  обмена работает следующим образом.

Задающий генератор вырабатывает последовательность импульсов, проход щих через коммутатор на вход формировател . Формирователь циклическ вырабатывает серии синхроимпульсов, поступающих в блок переработки. При обращении к запоминающему блоку, бл переработки формирует одновременно с сигналом обращени  к запоминающему блоку и сигнал запроса, поступак ций на второй управл ющий вход блока управлени , формирователь 3 зканчивает по установочному сигналу вырабоку серии синхроимпульсов, обеспечивакадих завершение переработки информации в блоке 1, и по окончании последнего необходимого дл  обработки синхроимпульса (СИ) формирует управл гаций сигнал дл  коммутатора б. По этому сигналу коммутатор отключает задающий генератор 4 от формировател  3, синхронизирукадий вход которого перестают поступать высокочастотные импульсы. Очередной СИ не вырабатываетс  и блок 1 переходит в режим статического останова. Сигнал, управл ющий коммутатором б в блоке управлени  фиксируетс  на триггере.

После окончани  процесса выборки информации запоминающий блок формирует сигнал Готовность, поступающий на первый управл ющий вход блока управлени . По совпадению этого

сигнала с импульсом высокой частоты , поступающему из задающего генератора , управл ющий сигнал с входа коммутатора снимаетс  (триггер 10 возвращаетс  в первоначальное состо ние ) , на вход формировател  начинают поступать импульсы высокой частоты с задающего генератора и формирователь вырабатывает синхроимпульс , по которому в блоке перера ботки производитс  обработка информации , поступившей из запоминающего блока в магистральные шины. Стробирование сигналов импульсами высокой частоты производитс  дл  исключени  временных неопределенностей при работе схем.

В том случае, если врем  выборки из запоминающего блока мало и сигнал готовности по вл етс  до синхроимпульса , по которому ведетс  обработка , останова не происходит. Работа происходит аналогично, если обращение ведетс  к внешнему устройству .

Введение блока управлени , коммутатора и организации их св зей в устройстве обеспечивает остановку выработки синхроимпульсов, начина  с синхроимпульса, по которому ведетс  обработка информации, принимаемой из запоминающего блока. Останов продолжаетс  до момента по влени  сигнала Готовность на выходе запоминающего блока, свидетельствующего о наличии информации в магистральных шинах. Поскольку прив зка сигнала Готовность производитс  к импульсам высокой частоты, период следовани  которых составл ет -в современных устройствах 30-50 не, то толко этим и определ ютс  потери времени при обмене, так как врем  срабатывани  триггера укладываетс  в полупериод высокой частоты.

Устройство позвол ет Организовать асинхронный обмен, практически без потерь времени на -обработку сигналов запрос-ответ и обеспечивает при обмене сокращение потерь времени от нескольких сотен наносекунд до микросекунд по сравнению с известными устройствами асинхронного обмена, в том числе и использующими режим динамического останог на. Это позвол ет стыковать блок обработки с запоминающим блоком, существенно отличакацимис  друг от друга быстродействием, при этом в каждом случае быстродействие при.обмене  вл етс  максимальным дл  данного запоминаивдего блока и блока обработки. При наличии быстродействующего запоминающего блока, когда блок переработки работает медленно относительно запоминающего блока, скорость передачи полностью определ етс  блоком переработки, без дополнительных задержек.

Claims (3)

1.Устройство дл  обмена, содержащее формирователь синхроимпульсов

и задающий генератор, причем первый выход формировател  синхроимпульсов  вл етс  выходом устройства, от0 личающеес  тем, что, с целью повышени  быстродействи  устройства , в него введены коммутатор и блок управлени , первый выход которого соединен с установочным вхо5 дом формировател .синхроимпульсов, второй выход которого соединен с первым стробирукщим входом блока управлени , к второму стробирующему входу которого подключен первый выход задающего генератора, второй

0 выход которого подсоединен к входу коммутатора, выход которого подключен к синхронизирующему входу формировател  синхроимпульсов, управл ющий вход коммутатора подключен к

5 второму выходу блока управлени , первый управл ющий вход которого  вл етс  первым входом устройства, второй управл ющий вход его - вторым входом устройства, а третий управ0 л ющий вход - третьим входом устройства .

2.Устройство по п. 1, отличающеес  тем, что блок управлени  содержит триггер RS-типа,

5 два элемента И и элемент ИЛИ, первый вход которого  вл етс  первым управл ющим входом блока, второй вход элемента ИЛИ  вл етс  третьим управл ющим входом блока, а выход его подключен к первому входу пер0 вого элемента И, второй вход которого  вл етс  вторым стробирукхиим входом блока, а выход его соединен с первым установочным входом триггера RS-типа, к второму установоч5 ному входу которого подключен выход второго элемента И, который  вл етс  первым выходом блока, первый вход . второго элемента И  вл етс  первым стробирукадим входом блока,

O второй вход второго элемента И  вл етс  вторым управл ющим входом блока, выход триггера RS-типа  вл етс  вторым выходом блока.

Источники информации,

5 прин тые во внимание при экспертизе

1.Авторское свидетельство СССР № 369562, кл. G Об F 3/00, 1971.

2.Патент США 4052702, кл. 340-178.5, 1977.

3.Патент Японии № ,

0 кл. 97/7 D 1, 1975 (прототип). U. 1