SU864528A1 - Устройство дл синхронизации импульсов - Google Patents

Description

Союз Советским

Социалистических

Республик

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

01)864528 (61) Дополнительное к авт. свид-ву (22)Заявлено 17.12.79 (21) 2853329/18-21 (51)М Кл.^{1 * 3} с присоединением заявки №U3) Приоритет Н 03 К 5/13

Опубликовано 15.09.81. Бюллетень № 34

Дата опубликования описания 15.09.81 (53)УДК 681.326.

.35(088.8) (72) Авторы изобретения

С

(71) Заявитель (54) УСТРОЙСТВО ДЛЯ СИНХРОНИЗАЦИИ ИМПУЛЬСОВ изобретение относится к импульсной технике, и может быть использо- < вано в устройствах автоматики и вычислительной техники. с

Известен синхронизатор импульсов, содержащий три RS-триггера, три элемента И-НЕ и два трехпозиционных переключателя [1 ].

Известный синхронизатор является сложным и характеризуется узкими областью применения и диапазоном длительностей управляющего сигнала. Это связано с тем, что синхронизатор позволяет формировать только на одном и том же выходе пачку импульсов при одной коммутации трехпозиционными переключателями входных цепей или одиночный импульс при другой коммутации трехпозиционными переключателями входных цепей. Таким образом, синхро- 20 ниэатор не позволяет формировать по одному и тому же управляющему сигналу на разных выходах синхронизированные одиночный йМпульс и пачку импульсов. В то же время диапазон длительностей управляющего сигнала должен превышать по длительности период следования импульсов тактовой частоты. В противном случае при появлении управляющего сигнала, например, Од² новременно с паузой тактовой частоты управляющий сигнал может быть нё воспринят синхронизатором либо произойдет искажение длительности выходного импульса.

Наиболее близким по технической сущности и достигаемому результату и предлагаемому является устройство для синхронизации, содержащее три триггера, элемент совпадения и инвертор, причем первый вход первого триггера соединен с первым входом элемента совпадения, второй вход которого соединен с выходом первого триггера, выход элемента совпадения соединен с первым входом второго триггера, первый вход третьего триггера подключен к выходу первого триггера, второй вход которого соединен с выходом второго триггера, второй вход которого соединен со входом инвертора, выход которого соединен с третьим входом элемента совпадения и со вторым входом третьего триггера. Данное устройство позволяет формировать одновременно с одиночным импульсом пачку импульсов [2J.

Недостатком устройства является узкий диапазон длительностей управляющего сигнала, заключающийся в том, что управляющий сигнал для формирования неискаженных импульсов на обоих выходах должен перекрывать два импульса тактовой частоты. 'Это связано с тем, что процесс формирования пачки импульсов начинается после окончания одиночного импульса. Но если входной импульс окончится раньше одиночного импульса на выходе, синх- . ронизатор вернется в исходное состояние и'пачка импульсов окажется несформированной. В то же время при управляющих сигналах меньших периода тактовой частоты устройство может вообще не воспринять управляющий сигнал, или одиночный импульс на выходе

- окажется искаженной длительности'. Цель изобретения - расширение функциональных возможностей устройства за счет расширения диапазона длительностей управляющего сигнала. Поставленная цель достигается тем, что, в устройство для синхронизации' импульсов, содержащее три триггера, элемент совпадения и инвертор, причем первый вход первого триггера соединен с первым входом элемента совпадения, второй вход которого соединен с первым выходом первого триггера, второй вход которого соединен с выходом второго триггера, первый вход которого соединен с выходом элемента совпадения, третий вход которого соединен с выходом инвертора, вход которого соединен со вторым входом второго триггера, дополнительно введен элемент совпадения, выход которого соединен с дополнительным входом первого триггера и со входом третьего триггера, выход которого подключен к первому входу первого триггера, второй выход которого соединен с первым входом дополнительного -элемента совпадения, второй вход которого соединен с выходом инвертора. На чертеже приведена принципиальная электрическая схема устройства для синхронизации импульсов. Устройство содержит триггеры 1-3·, элементы .4 и 5 совпадения, инвертор б, шину 7 входного управляющего сигнала, шину 8 импульсов тактовой частоты, шину 9 одиночного импульса, шину 10 пачки импульсов. Триггеры 1-3 построены на двух элементах И-НЕ, элементы 4 и 5 совпадения являются элементами И-НЕ.

Первый вход триггера 2 соединен с первым входом элемента 4 совпадения. Второй вход элемента 4 совпадения соединен с выходом триггера 2. . Второй вход триггера 2 соединен с выходом триггера 3. Первый вход триггера 3 соединен с выходом элемента 4 совпадения. Третий вход элемента 4 совпадения соединен с выходом инвертора 6. Вход инвертора 6 соединен со вторым входом триггера 3. Выход элемента 5 совпадения соединен с третьим входом триггера 2 и со входом триггера 1. Выход триггера 1 подключен к первому входу триггера 2. Второй выход триггера 2 соединен с первым входом элемента 5 совпадения. Второй вход элемента 5 совпадения соединен с выходом инвертора 6.

Шина 7 подключена ко второму входу триггера 1. Шина 8 подключена ко второму входу триггера 3. Шина 9 подключена к выходу триггера 3. Шина ;10 подключена к выходу элемента 5 совпадения.

Устройство для синхронизации работает следующим образом.

В исходном состоянии на шинах 7, 9 и 10, на первом выходе триггера 2 и выходе элемента 4 совпадения присутствует высокий потенциал, а на выходе триггера 1 и на втором выходе триггера 2 присутствует низкий потенциал. Импульсы тактовой частоты, поступающие на шину. 8, инвертируются инвертором 6.

Низкий потенциал, поступая на шину .8, переключает триггер 1. Высокий потенциал, установившийся на выходе триггера 1, разрешает прохождение паузы тактовой частоты через элемент 4 совпадения. Возникающий при пбявлении паузы тактовой частоты низкий потенциал на выходе элемента 4 совпадения подготавливает триггер 3 к срабатыванию в момент появления на его втором входе импульса тактовой частоты. При появлении импульса тактовой частоты на шине 8 на выходе триггера 3 устанавливается низкий потенциал, поступающий на шину 9 и на второй вход триггера 2. Триггер 2 переключается и на его втором выходе устанавливается высокий потенциал, разрешающий прохождение паузы, тактовой частоты при ее появлении на шине 8 через элемент 5 совпадения на шину 10. Появляющийся одновременно с этим низкий потенциал на первом выходе триггера 2 запрещает прохождение последующих пауз тактовой частоты на выход элемента 4 совпадения, тем самым запрещая прохождение последующих импульсов тактовой частоты на шину 9. По окончании импульса тактовой частоты на выходе триггера 2 устанавливается высокий потенциал. В это же время проинвертированная пауза тактовой частоты поступает на второй вход элемента 5 совпадения. Элемент 5 совпадения переключается, и низкий потенциал с его выхода поступает на шину 10, на первый вход триггера 1 и третий вход триггера 2. Если управляющий сигнал уже закончился, то триггер 1 переключается в исходное состояние. На первом выходе триггера 2 устанавливается высокий потенциал, но высокий потенциал на втором выходе триггера 2 сохраняется до окончания импульса на шине

ТО. По окончании импульса на шине 10 устройство приходит в исходное состояние.

Таким образом, независимо от длительности управляющего сигнала, минимальное значение которого определяется быстродействием входного триггера, на шине 9 формируется одиночный импульс, а на шине 10 пачка импульсов, количество которых пропорцио·· нально длительности управляющего сигнала.

Claims (2)

1. (54) УСТРОЙСТВО ДЛЯ СИНХРОНИЗАЦИИ ИМПУЛЬСОВ Йёюбретение относитс  к импульсной технике, и может быть использовано в устройствах автоматики и вычислительной техники. Известен синхронизатор импульсов, содержащий три RS-триггера, три элемента И-НЕ и два трехпоэиционных переключател  1 . Известный синхронизатор  вл етс  сложным и характеризуетс  узкими областью применени  и диапазоном длительностей управл ющего сигнала. Это св зано с тем, что синхронизатор позвол ет формировать только на одном и том же выходе пачку импульсов при одной коммутации трехпозиционными пе реключател ми входных цепей или одиночный импульс при другой коммутации трехпозиционными переключател ми входных цепей. Таким образом, синхро низатор не позвол ет формировать по одному и тому же управл юшеК1у сигналу на разных выходах синхронизирован ные одиночный импульс и пачку импуль сов. В то же врем  диапазон длительностей управл ющего сигнаша должен превышать по длительности период следовани  импульсов тактовой частоты . В противном случае при по влении управл ющего сигнала, например, одновременно с паузой тактовой частоты управл 1шц1й сигнал может быть не восприн т синхронизатором либо произойдет искажение длительности выходного импульса. Наиболее близким по технической сущности и достигаемому результату и предлагаемому  вл етс  устройство дл  синхр онизации, содержащее три триггера, элемент совпадени  и инвертор , причем первый вход первого триггера соединен с первым входом элемента совпадени , второй вход которого соединен с выходом первого триггера, выход элемента совпадени  соединен с первым входом второго триггера, первый вход третьего триггера подключен к выходу первого триггера, второй вход которого соединен с выходом второго триггера, второй вход которого соединен со входом инвертора, выход которого соединен с третв|1м входом элемента совпадени  и со вторым входом третьего триггера. Данное устройство позвол ет формировать одновременно с одиночнь импульсом пачку импульсов 2}. Недостатком устройства  вл етс  узкий диапазон длительностей управл юиего сигнала, заключающийс  в том. что управл ющий сигнал дл  формировани  неискаженных импульсов на обоих выходах должен перекрывать два импульса тактовой частоты, Это св зано с тем, что процесс формировани  пачки импульсов начинаетс  после окончани  одиночного импульса. Но если входной импульс окончитс  раньш одиночного импульса на выходе, синхронизатор вернетс  в исходное сэсто ние ипачка импульсов окажетс  несформированной . в то же врем  при уп равл ющих сигналах меньших периода тактовой частоты устройство может . вообще не восприн ть управл ющий сиг нал, или одиночный импульс на выходе окажетс  искаженной длительности . Цель изобретени  - расширение функциональных возможностей устройства за счет расширени  диапазона длительностей управл нвдего сигнала. Поставленна  цель достигаетс  тем что, в устройство дл  синхронизации импульсов, содержащее три триггера, элемент совпадени  и инвертор, прИ чем первый вход первого триггера соединен с первым входом элемента совпадени , второй вход которого соединен с первым выходом первого триггера , второй вход которого соединен с выходом второго триггера, первый вход которого соединен с выхорп1Ом элемента совпадени , третий вход которого соединен с выходом инвертора, вход которого соединен со вторым входом второго триггера, дополнитель но введен элемент совпадени , выход которого соединен с дополнительным входом первого триггера и со входом третьего триггера, выход которого подключен к первому входу первого триггера, второй выход которого соединен с первым входом дополнительног --элемента совпадени , вророй вход коTOpoi;o соединен с выходом инвертора На чертеже приведена принципиашьна  электрическа  схема устройства дл  синхронизации импульсов. Устройство содержит триггеры 1-3элементы 4 и 5 совпадени , инвертор б, шину 7 входного управл ющего сигнала , шину 8 Импульсов тактовой час тоты, шину 9 одиночного импульса, ш ну 10 пачки импульсов, Триггеры 1-3 построены на двух элементах И-НЕ, элементы 4 и 5 совпадени   вл ютс  элементами И-НЕ. Первый вход триггера 2 соединен с первым входом элемента 4 совпадени . Второй вход элемента 4 совпаде ни  соединен с выходом триггера 2. .Второй вход триггера 2 соединен с выходом триггера 3. Первый вход три гера 3 соединен с выходом элемента совпадени . Третий вход элемента 4 совпадени  соединен с выходом инвер тора б. Вход инвертора .6 соединен с вторьал входом триггера 3, Выход эле мента 5 совпадени  соединен с треть входом триггера 2 и со входом триггера 1. Выход триггера 1 подключен к первому входу триггера 2. Второй выход триггера 2 соединен с первым входом элемента 5 совпадени . Второй вход элемента 5 совпадени  соединен с выходом инвертора 6, Шина 7 подключена ко второму входу триггера 1. Шина 8 подключена ко второму входу триггера 3, Шина 9 подключена к выходу триггера 3. Шина :10 подключена к выходу элемента 5 совпадени , Устройство дл  синхрониэации работает следующим образом, В исходном состо нии на шинах 7, 9 и 10, на первом выходе триггера 2 и выходе элемента4 совпадени  присутствуеТ высокий потенциал, а на выходе триггера 1 и на втором выходе триггера 2 присутствует низкий потенциал. Импульсы тактовой частоты , поступающие на шину. 8, инвертируютс  инвертором 6. Низкий потенциал, поступа  на шину ,8, переключает триггер 1. Высокий потенцией, установившийс  на выходе триггера 1,. разрешает прохождение паузы тактовой частоты через элемент 4 совпадени . Возникающий при пб влении паузы тактовой частоты низкий потенциал .на выходе элемента 4 совпадени  подготавливает триггер Зк срабатыванию в момент по влени  на его втором входе импульса тактовой частоты. При по влении .импульса тактовой частоты на шине 8 на вькоде триггера 3 устанавливаетс  низкий потенциал , поступающий на шину 9 и на второй вход триггера 2. Триггер 2 переключаетс  и на его втором выходе устанавливаетс  высокий потенциал, разрешающий прохождение паузы, тактовой частоты при ее по влении на шине 8 через элемент 5 совпадени  на шину 10, По вл ющийс  одновременно с этим низкий потенциал на первом выходе триггера 2 запрещает прохождение последующих пауз тактовой частоты на выход элемента 4 совпадени , тем самым запреща  прохождение последуюгдих импульсов тактовой частоты на шину 9. По окончании импульса тактовой частоты на выходе триггера 2 устанавливаетс  высокий потенциал. В это же врем  проинвертированна  пауза тактовой частоты поступает на второй вход элемента 5 совпадени . Элемент 5 совпадени  переключаетс , и низкий потенциал с его выхода поступает на шинуЮ, на первый вход триггера 1 и третий вход триггера 2, Если управл ющий сигигш уже закончилс , то триггер 1 переключаетс  в исходное состо ние. На первом выходе триггера 2 устанавливаетс  высокий потенциал, но высокий потенциал на втором выходе триггера 2 сохран - етс  до окончани  импульса на шине То. По окончании импульса на шине 10 устройство приходит в исходное состо ние. Таким образом, независимо от дли тельности управл ющего сиЬнала, минимальное значение которого определ етс  быстродействием входного три гера, на шине 9 формируетс  одиночн импульс, а на шине 10 пачка импульсов , количество которых пропорцио- . иапьно длительности управл юмего сигнала. Формула изобретени  Устройство дл  синхронизации импульсов , содержащее три триггера, элемент совпгщени  и инвертор, причем первый вход первого триггера со единен с первым входом элемента сов падени , второй вход которого соединен с первым выходом первого триг- гера второй вход которого соединен с выходом второго триггера, первый вход которого соединен с выходом элемента совпадени , третий вход которого соединен с выходом инвертора, вход которого соединен со вторым-входом второго триггера, отличающеес  тем, что, с целью расшир1гни  функциональных возможностей устройства, в него дополнительно введен элемент совпадени , выход которого соединен с дополнительным входом первого триггера и со входом третьего триггера, выход которого подключен к первому входу первого триггера,, второй выход которого соединен с первым входом дополнительного элемента совпадени , второй вход которого соединен с выходом инвертора. Источники информации, прин тые во внимание при экспертизе 1.Авторское сйидетельство СССР № 479236, кл. Н 03 К 5/156, 1973.
2. 2.Авторское свидетельство СССР о за вке 2671408/18-21, л. Н 03 К 5/13, 1978.