SU947968A1 - Распределитель импульсов - Google Patents

Распределитель импульсов Download PDF

Info

Publication number
SU947968A1
SU947968A1 SU802882226A SU2882226A SU947968A1 SU 947968 A1 SU947968 A1 SU 947968A1 SU 802882226 A SU802882226 A SU 802882226A SU 2882226 A SU2882226 A SU 2882226A SU 947968 A1 SU947968 A1 SU 947968A1
Authority
SU
USSR - Soviet Union
Prior art keywords
trigger
input
output
clock
state
Prior art date
Application number
SU802882226A
Other languages
English (en)
Inventor
Юрий Яковлевич Берсон
Николай Петрович Седов
Original Assignee
Предприятие П/Я Г-4152
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я Г-4152 filed Critical Предприятие П/Я Г-4152
Priority to SU802882226A priority Critical patent/SU947968A1/ru
Application granted granted Critical
Publication of SU947968A1 publication Critical patent/SU947968A1/ru

Links

Landscapes

  • Small-Scale Networks (AREA)

Description

Изобретение относитс  к импульсной технике и может быть использовано в различных устройствах автоматики .
Известны распределители импульсов, содержащие триггеры по числу разр ,дов , вьаход кегдого из которых соединен со входом последующего триггера tl..
Недостаток устройства - невысокое быстродействие.
Наиболее близким техническим решением к предлагаемому  вл етс  распределитель иьшульсов, содержащий в какдом канале триггер, выходы которого соединены с выходными шинами , и запускаю1дий триггер Г2.
Недостатки известного устройства - болыюй разброс длительностей тактовых сигналов за счет большего числа задержек распространени  мехщу тактами и невысока  надежность работы .
Цель изобретени  - повышение быстродействи  и надежности.
Дл  достижени  этой цели в распределитель импульсов, содер :ащий триггеры по числу каналов, пр мые выходы ка кдого из которых соединены с соответствующими -выходными шинами
и с информационным входом последующего триггера, входы синхронизации четных и нечетных триггеров подключены соответственно к первой и второй тактовым шинам, а входы установки в ноль соединены с управл ющей шиной, и запускаюшлй триггер, инверрный выход которого подключен
10 к информэдионному входу триггера первого канала, а вход установки и единичный вход соединены соответственно с управл ющей шиной и инверсным выходом триггера первого канала, введены дополнительные триггеры,
15 блок тактировани  и элемент И, причем первый и второй входы первого дополнительного триггера соединены соответственно с пр кнм выходом запускающего триггера и с шиной
20 начальной установки и установочным входом запускающего триггера и с ишной начальной установки и установочным входом второго дополнительного триггера, третий и четвертый входы 25 с выходом триггера третьего канала, п тый вход - с выходом триггера шестого канала, шестой и седьмой входы - с выходом триггера восьмого канала , а восьмой вход - с выходом

Claims (2)

  1. 30 триггера п того канала, причем выход первого дополнительного триггера соединен с информационным входом вт рого дополнительного триггера, вход синхронизации которого соедине с тактовым входом и через блок такт ровани  - с тактовыми шинами, при этом выход второго дополнительного триггера подключен к шине контрол  и первому входу элемента И, второй вход которого соединен с управл ющим входом, а выход - с управл ющей шиной , кроме того, вход синхронизации запускающего триггера подключен ко входу запуска, а информгщионный вход к обпей шине. На чертеже представлена функциональна  схема распределител  импульсов . Схема содержит запускающий триггер 1, канальные триггеры 2-9, блок 10 тактировани , дополнительные триг герн 11 и 12, элемент И 13, шину 14 начальной установки, вход 15 запуска , управл ющий вход 16, тактовый вход 17, выходные ыинн (выходы) 1825 , шину 26 контрол , тактовые шины 27 и 28 и управл ющую шину 29. Распределитель импульсов в разомк нутом режиме работает следующим образом . В исходном положении триггеры 2-9 наход тс  в состо нии с низким уровнем потенциала на выходах 18-25, запускающий триггер 1 - в состо нии с низким уровнем потенциала на инвер сном выходе, триггер 11 - в состо нии с высоким уровнем потенциала на инверсном выходе, а триггер 12 - в состо нии с высоким уровнем потенциала на выходе и на шине 26 контрол  устройства. По переднему фронту запускающего импульса на входе 15 запуска триггер 1 переходит в состо ние с высоким уровнем потенциала на инверсном выходе . Триггер 2 по переднему фронту бликайшего синхронизирующего импульса на тактовой шине 27 переключаетс  в состо ние с высоким уровнем потенциала на выходе 18. Образовавшийс  низкий уровень потенциала на инверсном выходе триггера 2 переключает триггер 1 по входу установки в единицу в исходное состо ние.Это обеспечивает возмокность переключени  триггера 2 в исходное состо ние по/переднему фронту следующего синхройизиру1-эщего импульса на тактовой шине 27. По переднему фронту ближай шего синхронизирующего импульса на тактовой юине 28 триггер 3-переключаетс  в состо ние с высоким уровнем потенциала на выходе 19, так как на его информационном входе в эт врем  высокий уровень потенциала с триггера 2. По следующему переднему фронту синхронизирующего импульса на тактовой шине 26 триггер 3 переключаетс  в исходное состо ние, тек как к моменту триггер 2 уже находитс  в исходном состо нии. . Аналогичным образом переключаютс  остальные триггеры 4-9 распределител  импульсов. В конце цикла распределитель устанавливаетс  в исходное состо ние и находитс  в нем до следуюаёго запускающего импульса на входе 15 запуска. В замкнутом режиме выход триггера 9 соедин етс  с входом 15 запуска. Процесс переключени  триггеров 2-9 аналогичен разомкнутому режиму. Запуск распределител  осуществл етс  после окончани  сигнала начальной установки на входе 16 управлени  распределител . Переключение последнего триггера 9 в состо ние с высоким уровнем потенциала на выходе 25 вызывает переключение триггера 1 в состо ние с высоким потенциалом на выходе и подготовку распределител  дл  следующего цикла работы. Таким образом, получаетс  система перекрывающихс  на полпериода тактовых : последовательностей. Контроль сбоев и неисправностей осуществл етс  следующим образом. Выходы триггеров 4, 6, 7 и 9 распределител  подгиотс  на входы установки в единицу триггера 11. При пра вильной работе распределител  тактовые импульсы на них всегда разнесены во времени не менее, чем на полпериода. Поэтому совпадение их исключаетс , и триггер 11 находитс  в исходном состо нии с высоким уровнем потенциала на инверсном выходе. В это состо ние триггер 11 (как и триггер 12) устанавливаетс  подачей сигнала на шину 14 начальной установки. Триггер 12 также находитс  в состо нии с высоким уровнем потенциала на шине. 26 контрол  устройства. При отсутствии сбоев и неисправностей исходное состо ние триггера 12 все врем  подтверждаетс . Сбой какого-либо триггера 2-9 распределител  или его неисправность вызывают одновременное прохождение по нему нескольких тактовых импульсов. обнаруживаетс  в триггере 11, который переключаетс  R состо ние с низким уровнем потенциала на инверсном выходе, а по бликaйшe ty переднему фронту синхроимпульса на входе 17 триггер 12 переключаетс  в состо ние с низким потенциалом на агине 26 контрол  устройства и аафиксирует сбой или неисправность распределител  импульсов . Сигнал с триггера 12 через элемент И 13 подаетс  на управл ющую шину 29 и устанавливает распределитель в исходное полохение. Введение в распределитель импульсов дополнительных триггеров, блока тактировани  и элемента И позволило повысить быстродействие за счет уменьшени  разброса длительностей тактовых сигналов и обеспечило минимальный интервал между тактами при их размнохении. Повышаетс  также надежность рабоаъ устройства путем введени  контрол  сбоев и неисправностей любой кратности и самоустановки при сбо х. Формула изобретени  Распределитель импульсов, содержа :щий триггеры по числу каналов, пр i мле выходы каждого из которых соединены с соответствующими выходными шинами и с информационным входом пос ледующего триггера, входы синхрониза ции четных и нечетных триггеров подключены соответственно к первой и вт рой тактовым шинам, а входы установ} и в ноль соединены с управл ющей шиной, н запуска мций триггер, инверс ный выход которого подключен к инфор мационному входу триггера первого ка нала, а вход установки и единичный вход соединены соответственно с управл ющей шиной и инверсным выходом триггера первого канала, отличающийс  тем, что; с целью повышени  быстродействи  и надежноети , в него введены дополнительные триггеры, блок тактировани  и элемент И, причем первый и второй входы первого дополнительного триггера соединены соответственно с пр мым выходом запускающего триггера и с шиной начальной установки и установочным входом второго дополнительного триггера, третий и четвертый входы с выходом триггера третьего кангша, п тый вход - с выходом триггера шее того канала, шестой и седьмой входы с выходом триггера восьмого канала, а восьмой вход - с выходом триггера п того канала, причем выход первого дополнительного триггера соединен с информационным входом второго дополнительного триггера, вход синхронизации которого соединен с тактовым входом и через блок тактировани  с тактовыми шинами, при этим выход второго дополнительного триггера подключен к ь-шне контрол  и первому входу элемента И, второй вход которого соединен с управл ющим входом, а выход - с управл ющей шиной, кроме того, вход синхронизации запускающего триггера подключен к входу запуска , а информационный вход - к общей шине. Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР 680171, кл. Н 03 К 17/62, 1977.
  2. 2.Авторское свидетельство СССР № 680172, кл. МКИ Н 03 К 17/62, 1977.
SU802882226A 1980-02-15 1980-02-15 Распределитель импульсов SU947968A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU802882226A SU947968A1 (ru) 1980-02-15 1980-02-15 Распределитель импульсов

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU802882226A SU947968A1 (ru) 1980-02-15 1980-02-15 Распределитель импульсов

Publications (1)

Publication Number Publication Date
SU947968A1 true SU947968A1 (ru) 1982-07-30

Family

ID=20877622

Family Applications (1)

Application Number Title Priority Date Filing Date
SU802882226A SU947968A1 (ru) 1980-02-15 1980-02-15 Распределитель импульсов

Country Status (1)

Country Link
SU (1) SU947968A1 (ru)

Similar Documents

Publication Publication Date Title
SU1109073A3 (ru) Устройство дл контрол синхросигналов
SU947968A1 (ru) Распределитель импульсов
SU1642473A1 (ru) Многоканальное устройство синхронизации
SU1508213A1 (ru) Устройство дл фиксации сбоев
SU771873A1 (ru) Распределитель импульсов
SU1087974A1 (ru) Многоканальный распределитель импульсов
SU1264186A1 (ru) Устройство дл контрол цифровых блоков
SU961120A1 (ru) Устройство дл синхронизации импульсных последовательностей
SU807491A1 (ru) Устройство дл контрол счетчика
SU1298887A1 (ru) Распределитель импульсов
SU1689953A1 (ru) Устройство дл резервировани генератора
SU1283952A1 (ru) Формирователь импульсов
SU1406587A1 (ru) Многоканальное устройство дл синхронизации многомашинных комплексов
SU894865A1 (ru) Распределитель
SU1064436A1 (ru) Генератор тактовых импульсов
SU1243115A1 (ru) Многоканальный формирователь одиночных импульсов
SU1378033A1 (ru) Устройство контрол импульсов тактовой частоты
SU1381509A1 (ru) Устройство дл контрол логических блоков
SU1166118A1 (ru) Устройство дл контрол @ -разр дного распределител импульсов
SU892690A1 (ru) Селектор импульсов
SU374601A1 (ru) СИНХРОНИЗАТОР ДВУХ КОМАНДТ'2СВСОЮЗНД"; iU:.-;::rT.^ri,,.Tr|-K::-'r;.!v^:
SU942028A1 (ru) Устройство дл синхронизации сигналов
SU864528A1 (ru) Устройство дл синхронизации импульсов
SU1256195A1 (ru) Счетное устройство
SU1491308A1 (ru) Импульсный ключ с запоминанием сигнала управлени