SU1406587A1 - Многоканальное устройство дл синхронизации многомашинных комплексов - Google Patents

Abstract

Изобретение относитс  к цифровой вьтислительной технике и автоматике и может быть использовано при создании цифровых вычислительных комплексов повышенной надежности. Отличительной особенностью устройства  вл етс  то, что оно позвол ет совмещать по фазе и частоте одноименные импульсы генераторов и распределителей нескольких ЦВМ вычислитель - ного комплекса, распознавать расфазиг ровки и рассинхронизации неисправных генераторов и распределителей и путем своевременного исключени  их вли ни  на работу исправных генераторов и распределителей других ЦВМ и обеспечивать их синхронную и синфазную работу. Целью изобретени   вл етс  повышение надежности за сч ет исключени  неисправных генераторов при расфазировке. Поставленна  цель достигаетс  за счет введени  в каждый канал переключател  5, элементов ИЛИ 6, 7, блока 10 управлени , элементов 11 и 29 задержки,- элементов И 14, 16, 17,22, триггера 21,| блока 19, контрол  синхронизации, блока 18 контрол  распределител  импульсов . 2 з.п. ф-лы, 4 ил. S (Л с

Description

II

о ел ос

I1

. Фог.1 .

Изобретение относитс  к цифровой вычислительной технике и автоматике и может быть использовано при создании цифровых вычислительных комплексов (ЦБК) повышенной надежности, i Целью изобретени   вл етс  повы- шение надежности путем исключени  i неисправных генераторов при расфа- (зировке..

I На фиг. 1 представлена схема уст- |ройства; на фиг. 2 - схема блока {управлени ; на фиг. 3 - схема блока контрол  синхронизации; на фиг. 4 - схема блока контрол  распределител  импульсов,

Устройство содержит каналы 1-3, элемент И 4, переключатель 5, зле- I менты ИЛИ 6-9, блок 10 управлени , I элемент 11 задержки, задающий гене- Iратор 12, элементы И 13, 14, распределитель 15 импульсов, элемент И 16, элемент И 17, блок 18 контрол  распределител  импульсов, блок 19 контрол  синхронизации, триггеры 20, 21, элег :мент И 22, входы 23-28 блока 10 уп- Еравлени , элемент 29 задержки, выходы i 30-34 блока 10 управлени , выход 35 эле- iмента 29 задержки, первые выходы 36д...36. каналов, выходы 37,... 37д распределител  15 импульсов, вторые выходы 38 ,...38 каналов, выход 39 сбо  блока 19 контрол  синхронизации .

Блок 10 управлени  (фиг. 2) содер- .жит элемент НЕ 40,.элемент И 41,триггер 42, элемент И 43, генератор 44 одиночного импульса, элементы ИЛИ 45, 46, элемент 47 задержки, элемент ИЛИ 48, Блок Г9 контрол  синхронизации .. . фиг. 3) содержит элемент 49 запрета, :элемент И 50, элемент ИЛИ 51, тригге- |ры 52, 53.

Блок 18 контрол  распределител  импульсов (фиг. 4) содержит группу 54 формирователей импульсов, элемент . ШШ-НЕ 55, элемент И 56.

Устройство работает следующим образом.

При начальном включении устройства , когда включаетс  первой данна  ЦВМ, а переключатель 5 данной ЦВМ находитс  в исходном (начальном) сое то нии Отключено, триггер 21 устанавливаетс  в 1 сигналом с выхода 31 блока 10, на котором в этом случае вырабатываетс  инверси  признака Включено., Триггер 20 также сразу устанавливаетс  в 1 ;сигналом с вы0

5

0

5

0

5

0

5

0

5

хода 32 того же блока 10. Сигналом с пр мого выхода триггера 21 открываетс  элемент И 4, пропуска  импульс задающего генератора 12 на вход распределител  15 тактовых импульсов, который начинает вьфабатывать тактовую серию на выходах 37, ...37, дан- ной ЦВМ, при этом два импульса этой серии - первый 37, и последний одновременно поступают в аналогичные устройства других ЦВМ..Цри установке переключател  5 ДВМ в положение Включено на выходе 33 блока 10 вырабатываетс  через врем  задержки признак включенного состо ни  ЦВМ, который поступает на вход элемента И 22, на выходе которого сразу вырабатываетс  признак синхронного вклюп чени  данной ЦВМ, который, с одной стороны, открывает элемент И 14, с выходов 36 которого импульсы 1 задающего генератора выдаютс  в другие ЦВМ, а с другой стороны, через выход 38 устройства этот признак поступает в аналогичные устройства других ЦВМ. При этом блок 19 контрол  синхронизации блокируетс  сигналом с выхода 34 блока 10, благодар  чему на выходе блока 19 формируетс  сигнал исправности устройства синхронизации, поступающей на вход элемента И 22.

При включении в работу любой ЦВМ при надичии в вычислительном комплек- се уже работающих ЦВМ работа устройства происходит следующим образом. , Через элемент ИЛИ 9 и элемент 11 за- держки, компенсирующий сдвиг фазы в линии св зи, на вход задающего генератора 12 данной ЦВМ поступают одноименные импульсы с выходов 36 аналог . гичных устройств других работающих ЦВМ. Таким образом, импульсы данного задающего генератора 12 оказываютс  предварительно синхронизированы и сфазированы с импульсами аналогичных ген ераторов других ЦВМ, которые все вместе оказываютс  работающими на одной частоте.

Как и в предьщущем режиме начального включени , в данном случае тригг геры 20 и 21 сразу устанавливаютс  в состо ние 1 сигналами, поступающими с выходов 32 и 31 блока 10, при еще отключенном состо нии переключател  5, и распределитель 15 импульсов данной ЦВМ начинает работать описанным вьше образом. Однако признак на выходе 38 еще не формируетс , так как

10

15

20

отсутствует сигнал с выхода 3.3 блока 10. При включении переключател  5 в режим Включено и по влении сигнала на выходе 30 блока 10 формируетс  импульсный сигнал, и при наличии хот  бы одного из признаков 38 ...38 на входе элемента ИЛИ 8 на его выходе формируетс  сигнал, . после чего элемент И 13 вырабатывает сигнал на своем выходе, который через элемент ИЛИ 16 сбрасывает в О триггер 20, после чего последним тактовым импульсом, задержанным в блоке 10 и вьщаваемым с его выхода 35, сбрасываетс  в О и триггер 21 сигналом, поступающим с выхода эле- мента И 17. В результате этого закрываетс  элемент И 4, распределитель 15 рриостанавливаетс , причем фиксируетс  его начальное состо ние за счет выбора момента времени приоста- нова. С приходом синхроимпульса на выходе 31 блока 10 формируетс  сигнал, по времени совпадающий с пау 25 ЗОЙ между последним и первым тактовыми импульсами тактовой серии других ЦВМ, и триггер 21 устанавливаетс  в состо ние 1, вследствие чего вновь открываетс  элемент И 4, и распределитель 15 импульсов данной включаемой ЦВМ начинает работать с исходного положени , выдава  тактовую сеию на выходах 37...37„ синхронно синфазно с распределител ми 15 ругих ЦВМ вычислительного комплекса.35 К этому моменту времени формируетс  признак на выходе 33 блока 10 и, если факт синхронности и синфазности подтверждаетс  блоком 19 путем вьщачи на его выходе сигнала исправности, то на выходе 38 элемента И 22 формиуетс  признак синхронизации, который, как уже указывалось, с одной стороны, оступает на выход 38 устройства и алее в аналогичные устройства других4 ЦВМ, а с другой стороны, открывает элемент И 14, обеспечива  тем самым выдачу импульсов задающего генератоа 12 через выход 36 устройства в ругие ЦВМ.50

При первом же совпадении фаз тактовых серий данного распределител  с аспределителем других ЦВМ триггер 20 устанавливаетс  в 1 сигналом с выода 33 блока 10,тем самым блокируетс  55 абота элемента И 17,и как следствие этого , сброс триггера 21 в нулевое состо ние . В случае нарушени  синфазности и

30

1406587

0

5

0

5 5 0

5 0

синхронности, работы данного распределител  15 или задающего генератора 12 с работой одноименных распределителей и генераторов других ЦВМ вычислительного комплекса блок 19 контрол  на своем выходе сбо  формирует сигнал неисправности, который через элемент ИЛИ 16 сбрасывает в О триггер 20 и затем последним тактовьгм импульсом, задержанным на врем  задержки элементом 29 задержки, сбрасывает в О триггер 21.

В результате этого распределитель 15 импульсов останавливаетс  в наг ., чальном исходном состо нии, прекращаетс  вьщача в другие ЦВМ импульсов с генератора 12 и распределител  15, а также формирование и вьщача сигнала с выхода элемента И 22 признака синхронизации. Таким образом, полностью исключаетс  вли ние неисправности генератора и рапределител  тактовой серии на работу одноименных устройств в других ЦВМ ЦВК.

Claims (3)

1. Многоканальное устройство дл  синхронизации многомашинных комплексов , содержащее m каналов, причем каждый канал содержит задающий генератор , распределитель импульсов, первый и второй элементы ИЛИ, триггер, первый и второй элементы И, причем первый выход i-ro канала (, - -, ..., т) соединен с i-ми входами первых элементов ИЛИ каналов, отличающеес  тем, что, с целью повьппени  надежности за счет исключени  неисправных генераторов или расфазировке, в каждый канал введены третий и четвертый элементы ИЛИ, переключатель , блок управлени , два элемента задержки, четыре элемента И, триггер, блок контрол  синхронизации и блок контрол  распределител  имг пульсов, причем второй выход i-ro канала соединен с i-ми входами вторых элементов ИЛИ каналов, третий выход i-ro канала соединен с i-ми входами, третьих элементов ИЛИ каналов и  вл етс  i-M выходом первой группы выходов устройства, четвертый выход i-po канала соединен с i-ми входами четвертых элементов ИЛИ каналов и  вл етс  i-M выходом .второй группы выходов устройства, причем в каждом канале выход переключател  соединен.

с входом запуска блока управлени , первый синхровход которого соединен с инверсным выходом четвертого элемента ИЛИ, второй синхровход блока управлени5Г соединен с пр мым выходом четвертого элемента ИЛИ, третий синхровход блока управлени  соединен с выходом третьего элемента ИЛИ,

четвертый синхровход блока управлени  ю вхрдом запуска блока контрол  распресоединен с инверсным выходом второго элемента ИЛИ,выход запуска блока управлени  соединен с единичным входом первого триггера,первый выход однократного режима блока управлени  соединен с первым входом элемента И, второй вход которого соединен с пр мым выходом второго элемента ИЛИ, выход разрешени  контрол  блока управлени 

соединен с входом разрешени  контрол  20 входом шестого элемента И, выход отблока контрол  синхронизации, второй выход однократного режима управлени  соединен с первым входом третьего элемента И, выход первого элемента ИЛИ соединен с входом первого элемента задержки, выход которого соединен с входом запуска задающего генератора, выход которого соединен с первым входом первого элемента И и с первым входом четвертого элемента И, выход которого  вл етс  первым выходом канала, второй вход которого соединен с выходом третьего элемента И и  вл тетс  вторым выходом канала, выход первого элемента И соединен с тактовым входом распределител  импульсов, первый выход которого соединен с входом первой контролируемой последовательности блока контрол  распределител ,.с входом первой контролируемой последовательности блока синхронизации и  вл етс  третьим выходом блока, выходы распределител  с второго по ()-й соединены соответственно с входами с втог рого по (п-2)-й контролируемых последовательностей блока контрол  распределител , (п-1)-й выход распределител  соединен с входом второй контролируемой последовательности блока контрол  синхронизации и с входами Сп-1)-й контролируемой последовательности блока контрол  распределител , п-й выход распределител  импульсов соединен с п тым синхровходом блока управлени , с входом второго элемента задержки и  вл етс  четвертым выходом канала, выход второго элемента задержки соединен с первым входо

25

30

35

сутстви  сбо  блока контрол  синхрони зации соединен с третьим входом третьего элемента И, выход п того элемента И соединен с нулевым входом вто рого триггера, причем блок управлени  содержит генератор одиночного импульса , триггер, элемент НЕ, два элемента И, элемент задержки и три элемента ИЛИ, причем первый синхровход блока соединен с первым входом первого элемента И, второй вход которого соединен с выходом триггера, единичный вход которого соединен с первым входом второго элемента И и  вл етс  вторым синхровходом блока, нулевой вход триггера  вл етс  третьим синхровходом блока, первый вход первого элемента ИЛИ  вл етс  четвертым синхровходом блока, п тый синхровход Q .блока с/зединен с вторым входом второго элемента И, выход которого соединен с вторым входом первого элемента ИЛИ и первым входом второго элемента ИЛИ, второй вход которого соединен с вторым входом второго элемента ИЛИ и выходом элемента НЕ, вход которого соединен с входом запуска генератора одиночного импульса, с входом элемента задержки и  вл етс  входом запуска блока, выход первого элемента ИЛИ  вл етс  выходом разрешени  контрол  блока, выход второго элемента ИЛИ  вл етс  выходом запуска блока, выход генератора одиночного импульса  вл етс  первым выходом однократного режима блока, выход элемента задержки  вл етс  вторым выходом однократного режима блока, выход первого элемента И соединен с

45

50

55

п того элемента И, второй вход кото рого соединен с выходом первого триггера, выход второго элемента И соединен с первым входом шестого элемента И, выход которого соединен с нулевым входом первого триггера, выход второго триггера соединен с втог рым входом третьего элемента И, с

делител  импульсов и вторым вхрдом первого элемента И, выход разрешени  ошибки блока управлени  соединен с единичным входом второго триггера, выход сбо  блока контрол  распределител  импульсов соединен с входом третьей контролируемой последовательности блока контрод  синхронизации, выход сбо  которого соединен с вторым

5

0

5

сутстви  сбо  блока контрол  синхронизации соединен с третьим входом третьего элемента И, выход п того элемента И соединен с нулевым входом второго триггера, причем блок управлени  . содержит генератор одиночного импульса , триггер, элемент НЕ, два элемента И, элемент задержки и три элемента ИЛИ, причем первый синхровход блока соединен с первым входом первого элемента И, второй вход которого соединен с выходом триггера, единичный вход которого соединен с первым входом второго элемента И и  вл етс  вторым синхровходом блока, нулевой вход триггера  вл етс  третьим синхровходом блока, первый вход первого элемента ИЛИ  вл етс  четвертым синхровходом блока, п тый синхровход Q .блока с/зединен с вторым входом второго элемента И, выход которого соединен с вторым входом первого элемента ИЛИ и первым входом второго элемента ИЛИ, второй вход которого соединен с вторым входом второго элемента ИЛИ и выходом элемента НЕ, вход которого соединен с входом запуска генератора одиночного импульса, с входом элемента задержки и  вл етс  входом запуска блока, выход первого элемента ИЛИ  вл етс  выходом разрешени  контрол  блока, выход второго элемента ИЛИ  вл етс  выходом запуска блока, выход генератора одиночного импульса  вл етс  первым выходом однократного режима блока, выход элемента задержки  вл етс  вторым выходом однократного режима блока, выход первого элемента И соединен с

5

0

5

входом третьего элемента ИЛИ, выход ; которого  вл етс  выходом разрешени  вьздачи ошибки блока.

2. Устройство по п. 1, отличающеес  тем, что,блок контрол  синхронизации содержит два триг- ,гера, элемент запрета, элемент И и элемент ИЛИ, причем управл ющий вход элемента запрета соединен с нулевым .входом первого триггера, с нулевым входом второго триггера и  вл етс  входом разрешени  контрол  блока, первый вход элемента И  вл ет10

торого  вл етс  входом третьей контролируемой последовательности блока, выход элемента ИЛИ соединен с еди- ничньш входом триггера, пр мой выход которого  вл етс  выходом сбо  блока инрерсный выход триггера  вл етс  выходом отсутстви  сбо  блока.

3. Устройство по п. 1, отличающеес  тем, что блок контрол  распределител  импульсов содержит группу из п формирователей импульсов , элемент ИЛИ-НЕ и элемент И, причем входы контролируемых последос  входом первой контролируемой пос- g вательностей с первого по п-ю соедиледовательности блока, информационный , вход элемента запрета  вл етс  входом второй контролируемой последовательности блока, выход элемента запрета соединен с единичным входом первого триггера, выход которого соединен с вторым входом элемента И, выход которого соединен с первым входом элемента ИЛИ, второй вход ко20

нены соответственно с входами формиг рователей импульсов с первого по п-й группы, выходы которых соединены с входами элемента ИЛИ-НЕ, выход которого соединен с первым входом элемента И, второй вход которого  вл етс  входом запуска блока, выход элемента И  вл етс  выходом сбо  блока.

УУ 23 25

OmtUHS 26

торого  вл етс  входом третьей контролируемой последовательности блока, выход элемента ИЛИ соединен с еди- ничньш входом триггера, пр мой выход которого  вл етс  выходом сбо  блока, инрерсный выход триггера  вл етс  выходом отсутстви  сбо  блока.

3. Устройство по п. 1, отличающеес  тем, что блок контрол  распределител  импульсов содержит группу из п формирователей импульсов , элемент ИЛИ-НЕ и элемент И, причем входы контролируемых последовательностей с первого по п-ю соеди

нены соответственно с входами формиг рователей импульсов с первого по п-й группы, выходы которых соединены с входами элемента ИЛИ-НЕ, выход которого соединен с первым входом элемента И, второй вход которого  вл етс  входом запуска блока, выход элемента И  вл етс  выходом сбо  блока.

вт 28

OittS

ut.2

отЮ,

фиг. J

55

к 19

37f

0f7J/8

37/

5

571

57/,

5Н

57п

фиа.