Изобретение относитс к электротехнике , а именно к системам управле ни статическими преобразовател ми. По основному авт.св. № 775855 известно одноканальное устройство дл управлени -фазным преобразователем содержащее последовательно соединенные формирователь синхрс1лизирующих импульсов, блок фазовой автоподстройки частоты, генератор треугольного напр жени и блок сравнени , а также два логических ключа и два фазорасщепител . Блок фазовой автоподстройки частоты содержит соединенные в кольцо фазовый детектор, преобразователь длительности импульсов в напр жение, управл емый генератор и делитель частоты, выполненньм в виде кольцевого регистра сдвига на 2 п триггерах (п 1,2,3,...). Каждый фазорасщепитель содержит два формировател коротких импульсов, входы которых подключены к пр мому и инверсному выходам логического ключа, элемент ИЛИ, счетчик импульсов и последовательньй регистр сдвига из (m-1)D -триггеров,тактовый вход которого соединен с выходом счетчика, информационньй вход подключен к пр мому выходу логического ключа, а управл ющие входы объединены со входами элемента ИЛИ и подключены к выходам формирователей коротких импульсов. Выход элемента ИЛИ соединен со входом установки счетчика импульсов , счетный вход которого подкл чен к выходу управл емого генератора Пр мой выход блока сравнени подключен к тактовому входу первого логиче кого ключа, управл ющие входы которо го соединены с выходами первого триг гера делител частоты. Инверсный выход блока сравнени подключен к тактовому входу второго логического клю ча, управл ющие входы которого соеди нены с выходами (п+1)-го триггера де лител частоты .Q., Недостаток устройства - невысока надежность, обусловленна отсутствие контрол правильности работы. Сбои в работе устройства, вызванные неисправностью его узлов или импульсными помехами привод т к искажению величи ны и формы выходного напр жени преобразовател , что недопустимо дл ответственных потребителей. Целью изобретени вл етс повышение надежности работы устройства путем контрол правильности его работы . Поставленна цель достигаетс тем, что одноканальное устройство дл управлени ш-фазным преобразователем снабжено блоком контрол , содержащим дваЗ)-триггера, два элемента ИСКЛЮЧАЩЕЕ ИЛИ и элемент И, входы которого подключены к выходу соответствующего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, первьй вход каждого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с пр мым выходом соответствующего15-триггера, второй вход - с выходом логического ключа, тактовый вход)-триггера соединен с выходом счетчика импульсов, а информационный вход его подключен к пр мому выходу последнего) -триггера регистра сдвига. На фиг.1 представлена схема устройства дл управлени m-фазным преобразователем , гдЁ1т 6; на фиг.2 диаграммы , по сн ющие работу устройства . Устройство содержит последовательно соединенные формирователь 1 синхронизирующих импульсов, блок 2 фазовой автоподстройки, содержащий соединенные в кольцо фазовый детектор 3, преобразователь 4 длительности импульсов в напр жение, управл емый генератор 5 и делитель частоты 6, выполненный в виде кольцевого регистра сдвига на 2ц триггерах ( 1,2,3,,..), формирователь треугольного напр жени 7 и элемент сравнени 8, а также два логических ключа 9 и 10, два фазорасщепител 11 и 12. Тактовые входы логических ключей 9 и 10 подключены соответственно к пр мому и инверсному выходам элемента сравнени 8,управл ющие входы соединены с выходами 1-го и (vi + 1)-ro триггеров делител частоты соответственно. Выходы логических ключей 9 и 10 подключены соответственно к фазорасщепител м 11 и 12, каждьй из которых содержит два формировател коротких импульсов 13 и 14, элемент ИЛИ 15, последовательньй регистр сдвига 16, составленньй из (т-1) триггеров 17-21, и счетчик импульсов 22, выход которого подключен к тактовому входу регистра сдвига 16, тактовьй вход соединен с выходом управл емого генератора 5, а вход установки соединен с выходом элемента ИЛИ 15, один вход которого соединен со входом установки ц триггера
17 и подключен к выходу формировател 14 коротких импульсов, а другой вход объединен со входом установки J триггера 17 и подключен к выходу формировател 13 коротких импульсов, вход которого объединен с информационным входом регистра сдвига 16 и подключен к пр мому выходу логического ключа, инверсный выход которого соединен с входом формировател 14 коротких импульсов. Блок контрол 23 содержит33-триггеры 24 и 25, элементы ИСКЛЮЧАЩЕЕ ИЛИ 26 и 27 и элемент И 28,каждьй-вход которого соединен с выходом соответствующего элемента . ИСКЛЮЧАЮЩЕЕ ИЛИ, один вход элемента 26 подключен к выходу логического ключа 9, другой вход соединен с выходом Триггера 24, тактовый вход которого соединен с выходом счетчика импульсов 22 фазорасщепител 11, информационный вход подключен к пр мому выходу триггера 21 регистра сдвига 16 в фазорасщепителе 11. Аналогично одни входы элемента ИСКЛЮЧАЩЕЕ ИЛИ 27 подключены соответственно к выходу логического ключа 10, другой вход - к выходу)-триггера 25, тактовьй вход которого соединен с выходом счетчика импульсов 22 в фазорасщепителе 12, информационньй вход соединен с пр мым выходом триггера 21 ре ,гистра сдвига 16 в фазорасщепителе 12.
На фиг. 2 прин ты следующие обозначени : 29 - импульсы на выходе формировател 1 синхронизирующих импульсов; 30 - импульсы с выхода фазового детектора 3; 31 - напр жение на выходе преобразовател 4 длительности импульсов в напр жение; 32 импульсы на выходе управл емого генератора 5; 33 - импульсы на пр мом выходе 1-го триггера; а 34 импульсы на пр мом выходе (п+1)-го триггера делител частоты 6; 35 напр жение на выходе генератора 7 треугольного напр жени ,- Uu - управл ющее напр жение; 36 - импульсы на пр мом выходе элемента сравнени 8; 37 - импульсы на пр мом выходе логического ключа 9; 38 - импульсы на выходе формировател 13 коротких импульсов; 39 - импульсы на выходе формировател 14 коротких импульсов; 40 - импульсы на выходе элемента ИЛИ 15; 41 - ш пульсы на выходе счетчика импульсов 22; 42 - импульсы на
пр мом выходе первого D -триггера 17 последовательного регистра сдвига 16; 43 - импульсы на пр мом выходе (tn-D-roD -триггера 21 последовательного регистра сдвига 16; 44 - импульсы на пр мом выходеЮ-триггера 24; 45 - напр жение на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 26; 46 - импульсы на инверсном выходе элемента сравнени 8; 47 - импульсы на пр мом выходе логического ключа 10; 48-50 - сигнал на выходах элементов фазорасщепител 12, в том числе: ,48 - импульсы на пр мом выходе первогоD-триггера 17 последовательного регистра сдвига 16 49 - импульсы на пр мом выходе (Ь-1)го триггера 21 последовательного регистра сдвига 16; 50 - импульсы на пр мом выходеD-триггера 25; 51 напр жение на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 27; 52 - напр жение на выходе элемента И 28.
Устройство работает следующим образом .
На выходе формировател 1 с;:нхронизирующих импульсов формирук1тс пр моугольные импульсы 29 со скважностью два, которые поступают на блок 2 фазовой автоподстройки частот а точнее - на один иэ выходов фазового детектора 3, на другой вход которого поступают пр моугольные импульсы 33 -со скважностью два с пр мого выхода первого триггера делител частоты 6. На выходе фазового детектора 3 формируютс импульсы 30, длительность которых пр мо пропорционална рассогласованию по фазе между сигналами 29 и 33. При этом, если выходной сигнал 29 формировател 1 . синхронизирующих импульсов опережает по фазе сигнал 33, поступающий с выхода делител частоты 6, пол рность выходных импульсов 30 фазового детектора 3 положительна (фиг.2), если же отстает, то отрицательна . На выходе преобразовател 4 длительности импульров в напр жение, подключенного к выходу фазового детектора 3, формируетс дюсто нное напр жение 31, уровень которого пр мо пропорционален длительности импульсов 30, т.е. рассогласованию по фазе между сигналами 29 и 33. Посто нное напр жение 31 поступает на вход управл емого генератора 5, которьй в установивишемс режиме генерирует импульсы 32 с частотой, превышающей частоту синхронизирующих импульсов 29 в цел число раз. К выходу управл емого ге нератора 5 подключен делитель часто ты 6 на 2 п триггерах, где 1г 1 ,2,3, охваченных перекрестными обратными св з ми. На пр мом выходе первого триггера делител частоты 6 формируютс импульсы 33, на пр мом выход ( о+1)-roD -триггера формируютс импульсы 34, сдвинутые относительно им пульсов 33 на 90 эл.град. Пусть по каким-либо причинам частота синхронизирующих импульсов 29 увеличилась Тогда возрастает длительность им пул ь сов 30 на выходе фазового детектора 3 и увеличитс посто нное напр жение 31 на входе управл емого генератора 5. Это вызовет увеличение частоты управл емого генератора и фаза импульсов 33 и 34 на выходах делител частоты 6 изменитс так, что частоты сигналов 29, 33 и 34 будут вновь равны друг другу. Таким образом, с помощью блока 2 фазовой автоподстрой ки частоты осуществл етс синхрониза ци устройства управлени , а значит и преобразовател в целом от другого источника и формируетс три последовательности импульсов: высокочастотные импульсы 32, частота которых строго в целое число раз превышает частоту синхронизирующих импульсов 29, и две последовательности импульсов 33 и 34, синхронных с последовательностью синхронизирующих импульсов 29 и сдвинутых относительно друг друга на 90 эл.град. Эти две последо вательности импульсов поступают на формирователь 7 развертывающего напр жени , на выходе которого формируетс треугольное напр жение двойной частоты 35. На выходе элемента сравнени 8, подключенном к формирователю развертывающего напр жени , в момент равенства треугольного напр жени 35 с управл ющим Uy формируютс пр мой и инверсный сигналы 36 и 46, которые поступают на тактовые входы логических ключей 9 и 10 dooTBeTCTBeHHO. На управл ющие входы логического ключа 9 поступают пр мой и инверсный сигналы с выхода первого триггера делител частоты 6. Переключение логического ключа 9 происходитпри подаче на его тактовый вход сигнала логической 1, т.е. передний фронт импульсов 36 определ ет фазу пр моугольных импульсов 37, формируемых логическим ключом 9. На управл ющие входы логического ключа 10 поступают пр мой и инверсный сигналы с выхода (и+1 )D-тригге|ра делител частоты 6. Переключение логического ключа 10 происходит также при подаче на его тактовьй вход сигнала логической 1, так как передний фронт импульсов 46 определ ет фазу пр моугольных импульсов 47, формируемых логическим ключом 10. Таким образом, на выходах логических ключей 9и 10 формируютс две однородные последовательности пр моугольных импульсов 37 и 47, регулируемых по фазе . При изменении управл ющего напр жени U у от О до амплитуды треугольного напр жени фаза выходных импульсов 37 логического ключа 9 измен етс на 90 эл.град. в сторону отставани , а фаза выходных импульсов 47 логического ключа 10 - на 90 эл.град. в сторону опережени относительно сигнала 29, снимаемого с выхода формировател 1 синхронизирующих импульсов. К выходам логических ключей 9 и 10подключены соответственно фазорасщепители 11 и 12, формирующие Он-1)фазные последовательности управл ющих импульсов. Оба фазорасщепител построены по одной и той же схеме, поэтому принципы формировани (гп-1)фазной последовательности управл ющих импульсов рассмотрим на примере фазорасщепител 11, подключенного к выходам логического ключа 9. Пусть в результате предыдущих переходных процессов все триггеры регистра сдвига 16 наход тс в нулевом состо нии, а сигнал 37 на пр мом выходе логического ключа 9 принимает состо ние 1. В этот момент на выходе формировател 13 коротких импульсов возникает короткий импульс 38, который поступает на Установочный вход 5 триггера 17 последовательного регистра сдвига 16 и на вход элемента ИЛИ 15. С выхода элемента ИЛИ 15 импульс 40 поступает на вход установки | счетчика импульсов 22 и переводит его в состо ние О. Поскольку врем срабатывани счетчика имеет конечную длительность, то возможна ситуаци , когда 1 с выхода счетчика 22 сразу после перек-. лючени логического ключа 9 поступает на тактовьй вход С триггера 17 и происходит его ложное срабатывание. Посылкой короткого импульса 38 на установочный вход 5 триггера 17 ложные срабатывани исключаютс . На счетный вход счетчика 22 непрерыв но поступают, высокочастотные импульсы 32 с выхода управл емого генератора 5. При заполнении счетчика на тактовые входы С всех триггеров регистра сдвига 16 поступают импульсы 41, Но переключаетс при этом тол ко триггер 17 (сигнал 42 на фиг.2), так как только на его информационном входе D сигнал изменилс с О на 1. Затем счетчик возвращаетс в нулевое состо ние, вновь заполн етс |при этом переключаетс следующий триггер 18 регистра сдвига, далее процессы протекают аналогично. За полпериода частоты синхронизирующего напр жени 29 счетчик 22 успевает заполнитьс Й1 раз. При этом переключаютс все триггеры регистра сдвига, так что сдвиг по фазе между выходным импульсами двух соседних триггеров регистра сдвига, а также между импульсами с выходов логического ключа 9 и триггера 17 составл ет 180/отэл. град. Чем выше частота управл емого генератора, тем больше емкость счетч ка и тем точнее выдерживаетс требуе мьш фазовый сдвиг, т.е. тем вьше сим метри управл ющих импульсов. При пе реключении логического ключа 9 в нулевое состо ние формируетс короткий импульс 39 на выходе формировател 14 коротких импульсов, который, поступа на установочный вход R т.риг гера 17 младшего разр да регистра сдвига, удерживает его в единичном состо нии до тех пор, пока импульс 40 с выхода элемента ИЛИ 15 не подго товит счетчик импульсов 22 к приему импульсов от управл емого генератора 5. При заполнении счетчика на его выходе формируетс сигнал 1 и триг гер 17 переводитс в нулевое состо ние . Послеm-го заполнени счетчика переключитс триггер старшего разр да 21, формиру т-.ю последовательность однофазных импульсов 43 (дл определенности вз то m 6 и сдвиг по фазе между двум соседними однофазными последовательност ми импульсов составл ет 30 эл.град.). На выходе D -триггера 24 в блоке контрол 23 формируетс (|т7+1)- последователь ность импульсов 44, сдвинута на 180 эл.град. относительно первой последовательности импульсов 37 с выхода логического ключа 9. Таким образом , при нормальной работе устройства сигналы 37 и 44, поступающие на входы элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 26, наход тс в противофазе и на его выходе практически посто нно присутствует уровень логической 1. Только в момент изменени сигнала 37 на выходе логического ключа 9, сигнал 45 на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 26 кратковременно может прин ть значение логического О вследствие конечного времени переключени элементов схемы и ошибки за счет дискретизации . Аналогично с помощью логического ключа 10 и фазорасщепител 12 формируетс втора ш-фазна последовательность управл ющих импульсов, а на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 27 формируетс сигнал 51. Сигналы 45 и 51 с выходов элементов ИСКЛЮЧАЮЩЕЕ ти 26 и 27 поступают на входе элемента И 28, к выходу которого подключен конденсатор С, который устран ет кратковременные изменени сигнала на выходе элемента И 28, вызванные конечным временем переключени элементов схемы и ошибкой за счет дискретизации. Таким образом , при нормальной работе устройства сигнал 52 на выходе элемента И 28 будет иметь значение логической 1. В случае поступлени импульсной помехи на тактовьй вход регистра сдвига 16 в фазорасщепителе 11 (сигнал . 41), например, в момент времени i триггер 21 переключитс импульсом помехи , а следующий тактовый импульс переключит D -триггер 24 в блоке контрол . В результате сигнал 37 на выходе логического ключа 9 и сигнал 44 на выходе)-триггера 24 становитс одинаковым, а на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 26 по витс уровень логического О (сигнал 45), что,в свою очередь, вызывает по вление логического О на выходе элемента И 28 (сигнал 52). В случае неисправности элементов фазорасщепител (например, счетчика 22 или одного из триггеров регистра сдвига 16 в фазорасщепител 12 в момент времени i) после переключени логического ключа 10 сигнал 47 на его выходе изменитс , а сигнал 50 на вы9 . 10 ходеJ)-триггера 25 в блоке контрол останетс прежним. В результате на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 27 по витс уровень логического О (сигнал 51), что приводит к по влению логического О на выходе элемента И 28 (сигнал 52).. Неисправность логического ключа (например, логического ключа 9) приводит к тому, что после возникновени неисправности (момент времени lij) он не переключаетс и на его.выходе посто нно поддерживаетс уровень логического О (сигнал 37). В то же врем триггеры регистра сдвига в фазорасщепителе 11 продолжают переключать с до тех пор, пока все они не установ тс в нулевое состо ние. Следу щий тактовый импульс вызовет переключениеЗЗ ) -триггера 24 в блоке контрол 20 1 и на его выходе по витс сигнал 44 логического О. В результате, на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЖ 26 по витс уровень логического О (сигнал 45), что приводит к по влению логического О, на выходе элемента И 28 (сигнал 52). Таким образом, сбой или неисправность устройства приводит к по влению уровн логического О на выходе элемента И 28 в блоке контрол . Введение в устройство дл управлени ) -фазным преобразователем блока контрол позвол ет осуществл ть посто нный контроль за правильностью работы устройства и своевременно обнаруживать практически любую неисправность или с.бой. Благодар этому существенно, повышаетс надежность устройства управлени .