SU788416A1

SU788416A1 - Устройство синфазного приема импульсных сигналов

Info

Publication number: SU788416A1
Application number: SU792710873A
Authority: SU
Inventors: Виктор Германович Сакута; Георгий Михайлович Торлин
Original assignee: Предприятие П/Я А-1772
Priority date: 1979-01-05
Filing date: 1979-01-05
Publication date: 1980-12-15

Description

1

Изобретение относитс к технике передачи данных и может использоватьс в системах телемеханики дл управлени видеомагнитофонами , телекамерами, диапроекторами.

Известно устройство синфазного приема импульсных сигналов, содержащее два канала фазировани , выходы которых подключены к входам элемента ИЛИ 1.

Однако данное устройство имеет невысокую точность фазировани .

Цель изобретени - повышение точности фазировани .

Дл достижени этой цели в устройство синфазного приема импульсных сигналов, содержащее два канала фазировани , выходы которых подключены к входам элемента ИЛИ, введены объединенные по входу блок фазовой автоподстройки частоты (ФАПЧ), триггер и инвертор, причем выходы всех введенных блоков подключены к соответствующим входам первого и второго каналов фазировани , при этом блок ФАПЧ состоит из последовательно соединенных первого элемента И, инвертора, элемента ИЛИ, формировател фронтов импульсных сигналов, второго элемента И, триггера и третьего элемента И, а также формировател передних фронтов тактовых импульсов, причем другой выход триггера подключен к входу первого элемента И, другой вход которого объединен с другим входом третьего элемента И, выход которого подключен к другому J входу элемента ИЛИ, а выход формировател передних фронтов тактовых импульсов подключен к другому входу второго элемента И, причем другие входы триггера, первого элемента И и вход формировател передних фронтов тактовых импульсов и выход

10 формировател фронтов импульсных сигналов вл ютс соответственно входами и выходами блока ФАПЧ, а канал фазировани состоит из последовательно соединенных блока коммутаторов, триггера и элемента И, второй вход которого соединен с соответ ствующим выходом блока коммутаторов, при этом входы блока коммутаторов, третий вход и выход элемента И вл ютс соответственно входами и выходом блока фазировани . На чертеже дана структурна электри20 ческа схема предложенного устройства.

Claims

Устройство содержит каналы 1, 2 фазировани , элемент ИЛИ 3, блок 4 ФАПЧ, триггер 5, инвертор 6; блок 4 ФАПЧ состоит из элементов И 7-9, инвертора 10, элемента ИЛИ 11, формировател 12 фронтов импульсных сигналов, триггера 13, формировател 14 передних фронтов тактовых импульсов; канал 1 (2) фазировани состоит из блока 15 коммутаторов, триггера 16 и элемента И 17. Устройство работает следующим образом . В некоторый момент времени из линии св зи приходит первый импульсный сигнал («логическа единица) на входы элементов И 7, 8 с опережением по бтношению к тактовым импульсам. Предварительно импульсом начала цикла (Гц) триггер 13 устанавливаетс в исходное состо ние - «единица на входе элемента И 7 и «нуль на входе элемента И 8. Сигнал через элемент И 7 и элемент ИЛИ 11 поступает на вход формировател 12. Узкие импульсы с формировател 12 и формировател 14 подаютс на элемент И 9. Если сдвиг по фазе между импульсными сигналами из линии св зи и тактовыми импульсами больше, чем длительность импульсов, сформированных формировател ми 12 и 14, то на второй вход триггера 13 сигнал не поступает, и все импульсные сигналы из линии св зи в течение данного цикла будут проходить без поворота фазы. Сигналы от формировател 12 поступают на входы блока 15. В зависимости от того, в каком положении находитс в данный момент триггер 5 будет произведена запись в тот или другой канал 1 (2). При этом передний фронт сигнала через блок 15 переключает триггер 16 в состо ние «единицы на выходе. На выход устройства в это врем сигнал не поступает, так как элемент И 17 закрыт «нулем, поступившим с соответствующего выхода триггера 5. После очередного переключени триггера 5 и по влени «единицы на выходе блока 15, на двух входах элемента И 17 по вл ютс «единицы и, если в триггере 16 была записана «единица, то на выходе канала 1 (2) по витс выходной сигнал, который через объедин ющий каналы 1, 2 элемент ИЛИ 3 поступит на выход устройства. В случае совпадени передних фронтов импульсных сигналов из линии св зи и тактовых импульсов, выходной, сигнал с элемента И 9 переключает триггер 13, который закрывает элемент И 7 и открывает элемент И 8. Импульсные сигналы проход т на вход канала 1, 2 через инвертор 10, элемент ИЛИ 11, при этом формирователь 12 выдел ет задние фронты импульсных сигналов. С приходом импульса частоты цикла триггер 13 устанавливаетс в исходное состо ние. При отставании фазы импульсных сигналов из линии св зи по отнощению к тактовым импульсам устройство работает так же, как и при опережающей фазе. Схема надежно осуществл ет фазовую синхронизацию и регенерацию поступающей информации при изменении фазы от О до 360 эл. град. Использование предлагаемого устройства синфазного приема импульсных сигналов в системах телемеханики дл управлени различными телевизионными устройствами (видеомагнитофонами , коммутаторами и пр.) по длинным лини м св зи с различными фазовыми характеристиками обеспечивает стабильную работу цифровых устройств, особенно таких, где необходимо сравнивать сигналы по длительности. Формула изобретени 1.Устройство синфазного приема импульсных сигналов, содержащее два канала фазировани , выходы которых подключены к входам элемента ИЛИ; отличающеес тем, что, с целью повыщени точности фазировани , введены объединенные по входу блок фазовой автоподстройки частоты (ФАПЧ), триггер и инвертор, причем выходы всех введенных блоков подключены к соответствующим входам первого и второго каналов фазировани .
2.Устройство по п. 1, отличающеес тем, что блок ФАПЧ состоит из последовательно соединенных первого элемента И, инвертора, элемента ИЛИ, формировател фронтов импульсных сигналов, второго элемента И, триггера и третьего элемента И, а также формировател передних фронтов тактовых импульсов, причем другой выход триггера подключен к входу первого элемента И, другой вход которого объединен с другим входом третьего элемента И, выход которого подключен к другому входу элемента ИЛИ, а выход формировател передних фронтов тактовых импульсов подключен к другому входу второго элемента И, причем другие входы триггера, первого элемента И и вход формировател передних фронтов тактовых импульсов и выход формировател фронтов импульсных сигналов вл ютс соответственно входами и выходом блока ФАПЧ.
3.Устройство по п. I, отличающеес тем, что канал фазировани состоит из последовательно соединенных блока коммутаторов , триггера и элемента И, второй вход которого соединен с соответствующим выходом блока коммутаторов, при этом входы блока коммутаторов, третий вход и выход элемента И вл ютс соответственно входами и выходом блока фазировани . Источники информации, прин тые во внимание при экспертизе 1. Авторское свидетельство СССР № 482023, кл. Н 04 L 27/02, 1973 (прототип ) .

Т

вь/жод