SU1495905A1 - Устройство дл синхронизации генераторов переменного тока - Google Patents

Abstract

Изобретение относитс  к электротехнике. Цель изобретени  - расширение функциональных возможностей. Нар ду с традиционной задачей включени  автоматического выключател  с синхронизацией решаетс  задача включени  автоматического выключател , с обеих сторон которого имеетс  напр жение либо одного генератора, либо группы параллельно работающих генераторов. Это позвол ет полностью автоматизировать процесс управлени  ""кольцевыми"" схемами генерировани  судовых электроэнергетических систем, повысить оперативность управлени  без применени  сложных схем управлени . Устройство ""различает"" разные напр жени  или одно и то же напр жение, поступающее на оба входа, и, соответственно, вырабатывает или не вырабатыывает исходную последовательность импульсов, воздействующую на RS - триггер. Если на оба входа устройства подключаетс  одно и то же напр жение, то исходна  последовательность импульсов отсутствует и RS - триггер, установленный при включении устройства в положение 1, воздействует в этом случае на формирователь выходного импульса, вырабатывающий выходной сигнал на включение автоматического выключател . Если же на оба устройства подключаютс  два разных напр жени , то имеет место исходна  последовательность импульсов, котора  удерживает RS - триггер в положение О в результате чего он не воздействует на формирователь выходного импульса. При этом дальнейша  работа устройства протекает традиционным образом: реализуютс  услови  синхронизации и в момент их выполнени  вырабатываетс  импульс на включение автоматического выключател . 1 ил.

Description

Изобретение относитс  к области электротехники и может быть использовано в системах автоматизированного управлени  судовыми электроэнер- гетическими системами (ЭЭС), дл  включени  с синхронизацией автомати- 1еских выключателей (АВ) схемы генерировани  ЭЭС.

Цель изобретени  - расширение функциональных возможностей устройства синхрониза1щи путем обеспечени  выполнени  им, нар ду с обычной функцией включени  на параллельную работу двух различных генераторов, также дополнительной функции включени  автоматического выключател  при подаче на оба входа устройства одного и того же напр жени .

На чертеже представлена блок-схема предлагаемого устройства.

3149

Устройство содержит формирователи 1 и 2 импульсов, блок 3 логики, инвертор 4, схему 5 совпадени , генератор 6 высокочастотных импульсов, двоичньй счетчик 7, схему ИЛИ 8, схему 9 установки О, элементы 10 и 11 задержки, триггер 12 текущего переполнени , триггер 13 начального переполнени , дешифратор 14, схему 15 совпадени , блок 16 запрета по разности напр жений блок 17 запрета по разности частот, формирователь 18 выходного импульса, узел 19 установки , статический триггер 20, схему ИЛИ 21 с инверсией, схему ИЖ 22 с инверсией, конденсатор 23,

При этом к входам формирователей 1 и 2 импульсов подключаютс  напр жени  синхронизируемых генераторов U,, и„, а их выходы подключены к соответствующим входам блока 3 логики, выход которого подключен к входу инвертора 4, к второму входу статического триггера 20 определени  характе ра входных сигналов, к конденсатору 23 и к второму входу, схемы 5 совпадени , первьот вход статического триггера 20 подключен к выходу узла 19 установки, первьй вход схемы 5 совпа дени  подключен к выходу генератора , 6 высокочастотных импульсов. Выход схемы 5 совпадени  подключен к счетному входу двоичного счетчика 7, а выход инвертора 4 подключен к перво- му входу схемы ИЛИ 8, второй вход которой вместе с вторым входом схе- мы ИЛИ с инверсией 22 подключен к выходу схемы 9 установки О. Выход схемы ИЛИ 8 через первьй элемент 10 задержки подключен к установочному входу счетчика 7 и одновременно к входу второго элемента 11 задержки, вькод которого подключен к второму входу триггера 12 текущего переполнени , первьй вход которого соединен с первым входом триггера 13 начального переполнени  и подключен к выходу переполнени  счетчика 7. Второй вход триггера 13 подключен к выходу схемы 9 установки в О, Выходы раз- р дов счетчика 7 подключены к дешифратору 14, выход которого подключен к третьему входу схемы 15 совпадени  четвертый вход которой подключен к выходу инвертора 4, п тьй вход к пр  мому выходу триггера 13, шестой вход к инверсному выходу триггера 12, первый вход к блоку 16 запрета по раз

д 5

0 5 0 ,с Q 5

5

ности напр жений, а второй вход - к выходу блока 17 запрета по разности частот. Выход схемы 15 совпадени  подключен к второму входу схемы ИЛИ

21с инверсией, первьй вход которой подключен к пр мому выходу триггеру 20, первьй вход которого подключен к выходу узла 19 установки. Выход схемы ИЛИ 21 с инверсией подключен

к первому входу схемы ИЛИ 22 с инверсией , выход которой подключен к входу формировател  18 выходного импульса.

Устройство работает следующим образом .

Рассмотрим сначала случай, когда на входы устройства поступают напр жени  и, и и двух различных генераторов.

При включении питани  узел 9 установки нул  вырабатьгоает единичньй импульс, устанавливающий счетчик 7 и триггеры 12 и 13 в положение О, . а также поступающий в виде логической 1 на второй вход схемы ИЛИ

22с инверсией, блокиру  .выход устройства от ложного выходного сигнала , обеспечива  на выходе схемы ШШ 22 с инверсией, соединенной с входом формировател  выходного импульса, логический О на врем  установлени  процессов в схеме. Синусоидальные напр жени  генераторов поступают соответственно на входы формирователей

1 и 2 и на входы блоков 16 и 17 запрета пр разности напр жений и разности частот. На выходах формирователей имеют место последовательности импульсов, которые условно можно обозначить буквами а и Ь, периоды повторени  которых равны периодам входных напр жений, а длительности - их полупериодам.

На выходе блока 3 логики имеет мес.то исходна  последовательность импульсов , описьшаема  логическим уравнением С аЬ Vab, длительность каждого из которых соответствует углу сдвига фаз между входными напр жени ми . При этом максимальна  длительность импульса указанной пос едова- телйности имеет место, когда входные напр жени  наход тс  в противо- фазе. Затем с уменьшением угла сдвига фаз длительность импульсов уменьшаетс . Рассматриваема  последовательность импульсов поступает на второй вход (R-вход) триггера 20, При включении питани  на первый вход

5

(S-вход) триггер; 20 с Bi ixo;in узла 19 установки поступает единичный импульс , длительность которого меньше длительности импульса, вырабатываемго при включении питани  узлом установки О. По окончании импульса на S-входе триггера 20 ввиду наличи  пледовательности импульсов С на его R-входе триггер 20 устанавливаетс  в положение О и на его пр мом выходе соединенном с первым входом схемы ИЛИ 21 с инверсией имеет место логический О

, которьи не вли «т на работу остальной схемы устройства, С возникновением очередного импульса на вькоде блока 3 логики через схему 5 совпадени  на вход счетчика 7 начинают поступать высокочастотные импульсы генератора 6, т.е. начинаетс  измерение длительности импульса (угла сдвига фаз). Одновременно на выходе инвертора 4 возникает логический О, обеспечивающий отсутствие выходного сигнала на врем  измерени . С окончанием импульса на счетчике 7 оказываетс  записанным число, соответствующее его длительности. С помощью дешифратора 14 определ етс соответствие этого числа заданной установке. Если угол сдвига фаз находитс  в допустимых дл  включени  пределах, то на выходе дешифратора

14образуетс  логическа  1, в противном случае - логический О. Триггеры 12 и 13 служат дл  защиты от ложных выходных сигналов. Емкость счетчика 7 несколько превышает максимально допустимое число, соответствующее норме.

Длительность измер емых импульсов разности фаз и заполн юща  частота высокочастотных импульсов таковы, что, исключа  небольшой интервал в окресности точки совпадени  фаз, счетчик 7 переполн етс . Поскольку включение синхронизатора производитс  в произвольньй момент, то может произойти ложное срабатывание, если включение устройства произойдет непосредственно за нулевым значением разности фаз. Чтобы избежать этого, используетс  триггер 13 начального переполнени . При включении он устанавливаетс  в положение О и логический О с его пр мого выхода будет давать запрет на срабатывание схемы

15совпадени  до тех пор, пока не

с ,

10

15

20

9.)() 5

будет цикла с переполнением счетчика 7.

В любом цикле, где нмебт Mecfo переполнение счетчика 7, возможна ситуац 1 , когда на выходе деитфрато- ра 14 будет логическа  1, соответствующа  углу сдвига фаз, наход щемус  в норме. Чтобы избежать ложного выходного сигнала, в этом случае введен триггер 12 текущего переполнени , которьп при переполнении счетчика 7 устанавливаетс  в положение 1 и с его инверсного выхода дос- тупает запрет на срабатывание схемы 15 совпадени  в виде логического О. По окоггчании каждого цикла триггер 12 текущего переполнени  устанавливаетс  в положение О и, если в очередном цикле нет переполнени  счетчика 7, триггер 12 остаетс  в положении О и запрет на срабатывание устройства снимаетс .

С окончанием измер емого импуль- 25 са разности фаз на выходе блока 3 логики возникает логический О, запрещающий доступ высокочастотных импульсов на вход счетчика 7. В то же врем  на выходе инвертора 4 возникает логическа  1, разрешаюда  выработку вькодного сигнала. При наличии логических 1 на всех шести входах схемы 15 совпадени , т.е. при соблюдении всех необходимых условий, на выходе схемы 1 5 совпадени  образуетс  сигнал также в виде логической 1, которьш, пройд  через схемы ИЛИ 21 и 22 с инверсией поступает на вход формировател  18 выходного импульса , вырабатывающего выходной импульс . В то же врем  логическа  1, возникакща  на выходе инвертора 4, через схему ШИ 8 и элемент 1,0 задержки устанавливает счетчик 7 в положение О, привод  устройство в исходное состо ние и подготавлива  его к следующему 1щклу работы, который начинаетс  с приходом очередного импульса последовательности С. Наличие элемента 10 задержки обеспечивает установку счетчика 7 в положение О после начала выработки вькодного сигнала . Элемент 11 задержки обеспечивает в конце цикла установку в по- ложеш е О триггера 12 текущего переполнени  после установки в О счетчика 7, что исключает возможность ложного срабатывани  устройства в цикле с переполнением счетчика 7,

30

35

40

45

50

55

поскольку сначала по вл етс  запрет (логический О) на выходе дешифратора 14 и лишь затем разрешение (логическа  1) на инверсном выходе триггера 12 текущего переполнени . Таким образом,- устройство вырабаты- |вает команду на включение в первом е периоде напр жени  биений при ус- |повии, что включение устройства про- Изоишо в любой момент до наступлени  цопустимого угла опережени  совпадени  фаз синхронизируемых напр жений, |или в следующем периоде напр жени  |биений, если включение устройства произошло в весьма узкой зоне допус;ТИМЫХ углов.

Рассмотрим теперь случай, когда :на оба входа устройства поступает Ьдно и то же напр жение. I При включении питани , как и пре- |дьщущем случае, узел 9 установки О вырабатывает еди1гичный импульс, пос- в виде логической 1 на :второй вход схемы ИЛИ 22 с инверсией 1блокиру  выход устройства от ложного выходного сигнала, обеспечива  на :выходе схемы ИЛИ 22 с инверсией, сое ;диненном с входом формировател  выхо iHoro импульса, логический О на вре ;м  установлени  процессов в схеме, .Поскольку на оба входа устройства подаетс  напр жение одного генератора , то на выходах формирователей 1 и 2 будет иметь место одна и та же последовательность импульсов, т.е. а Ь. Отсюда на выходе блока 3 логики , соединенного с вторым входом (R-входом) триггера 20, имеет место логический О, т.е. С 0. В то же врем  при включении питани  узел 19 установки вырабатывает единичный импульс (его длительность меньше длительности импульса, вырабатываемого узлом 9 установки О), поступающий в виде логической 1 на первый вход (S-вход) триггера 20, устанавливающий его в положение 1. При этом на пр мом входе триггера 20 образуетс  логическа  1, котора  после импульса на выходе узла 9 установки О через схемы ИЛИ 21 и 22 с инверсией поступает на вход формировател  18 вг51ходного импульса, вырабатывающего выходной импульс. Конденсатор 23 защищает схему от паразитных коротких импульсов, которые могут иметь место на выходе блока 3 логики, когда на оба входа устройства подано

0

5

0

5

0

5

0

5

0

5

напр жение одного генератора за счет неодинаковых задержек распространени  сигнала соответственно п цепочках , образуемых узлами 1,3 и 2,3.

Claims (1)

1. Формула изобретени 

   Устройство дл  синхронизации генераторов переменного тока, содержащее формирователи импульсов и блоки запрета по разности частот и разности напр жений с входами дл  подключени  на напр жени  генераторов переменного тока, причем выходы формирователей подключены к блоку логики, а выходы блоков запрета по разности частот и разности напр жений подключены к первому и второму входам шестивходовой совпадени , счетчик импульсов со счетш м входом, подключенным к выходу двухвходовой схемы совпадени , первьй вход которой подключен к генератору высокочастотных импульсов, а второй вход - к выходу блока логики , дешифратор с входами, подключенными к соответствующим разр дам счетчика импульсов и с выходом, подключенным к третьему входу шестивходовой схемы совпадени , схему ИЛИ, первый вход которой подключен к четвертому входу шестивходовой схемы совпадени  и к выходу инвертора, вход которого соединен с выходом блока логики, а второй вход схемы ИЛИ подключен к узлу установки нул , выход же схемы ИЛИ через первый элемент задержки подключен к установочному входу счетчика импульсов и к входу второго элемента задержкиj выход которого подключен к второму входу первого статического триггера, первый вход которого соединен с первым входом второго статического триггера и подключен к выходу переполнени  счетчика импульсов, второй вход второго статического триггера подключен к выходу узла установки нул , инверсный выход первого статического триггера и пр мой выход второго статического триггера подключены соответственно к п тому и шестому входам шестивходовой схемы совпадени , а также формирователь выходного импульса, отличающеес  тем, что, с целью распшрени  Функциональных возможностей, в него дополнительно введены узел установки, статический триггер, конденсатор, перва  схема ИЛИ с инверсией, втора  схема ИЛИ с

   инверсией, причем выход узла установки подключен к первому входу дополнительного статического триггера, второй вход которого подключен к выходу блока логики и конденсатору, а выход - к первому входу первой схе- мь1 ИЛИ с инверсие, второй вход ко5905

   10

   торой подключен к выходу шестивходо- вой схемы совпадени , а цыход к. первому входу второй схемы ИЛИ с инверсией , второй вход которой подключен к выходу узла установки нул , а выход - к входу формировател  выходного импульса.