SU1734226A1 - Устройство синхронизации М-последовательности - Google Patents

Abstract

Изобретение относитс  к радиотехнике и может быть использовано в системах св зи с шумоподобными сигналами. Цель изобретени  - сокращение времени вхождени  в синхронизм с одновременным обеспечением контрол  наличи  синхронизма при приеме противоположных сигналов и расширение функциональных возможностей за счет обеспечени  вхождени  в синхронизм как по пр мой, так и по инверсной М-последовательности , Устройство содержит регенератор 1 символов, переключатель 2, регистр 3 сдвига, блок 4 сумматоров по модулю два, дешифратор 5 состо ний, основной блок 6 совпадений, основной счетчик 7 числа совпадений, блок 8 инверторов, дополнительный блок 9 совпадений, дополнительный счетчик 11 числа совпадений, первый элемент ИЛИ 12, одновибратор 13, элемент И 14, второй элемент ИЛИ 15, блок 16 контрол  наличи  синхронизма, блок 17 тактовой синхронизации. Устройство позвол ет сократить врем  вхождени  в синхронизм с одновременным обеспечением достоверного контрол  наличи  синхронизма при приеме противоположных сигналов и расширить функциональные возможности за счет обеспечени  вхождени  в синхронизм как по пр мой, так и по инверсной М-последовательности. 2 з.п. ф-лы, 5 ил. СО с

Description

Изобретение относитс  к радиотехнике и может быть использовано в системах св зи с шумоподобными сигналами.

Цель изобретени  - сокращение времени вхождени  в синхронизм с одновременным обеспечением контрол  наличи  синхронизма при приеме противоположных сигналов и расширение функциональных возможностей за счет обеспечени  вхождени  в синхронизм как по пр мой, так и по инверсной М-последовательности.

На фиг. 1 представлена структурна  электрическа  схема устройства синхронизации М-последовательности; на фиг. 2, 3 - временные диаграммы его работы; на фиг. 4 - структурна  электрическа  схема счетчика

числа совпадений; на фиг. 5 - структурна  электрическа  схема блока контрол  наличи  синхронизма.

Устройство синхронизации последовательности содержит регенератор 1 символов , переключатель 2, регистр 3 сдвига, блок 4 сумматоров по модулю два, дешифратор 5 состо ний, основной блок 6 совпадений,основной счетчик 7 чис1а совпадений, блок 8 инверторов, дополнительный блок 9 совпадений , инвертор 10, дополнительный счетчик 11 числа совпадений, первый элемент ИЛИ 12, одновибратор 13, элемент И 14, второй элемент ИЛИ 15, блок 16 контрол  наличи  синхронизма,блок 17 тактовой синхронизации , счетчик 7 числа совпадений соVJ со to ю о

держит элемент ИЛИ 18, инвертор 19, регистр 20 сдвига, элемент И 21, блок 16 контрол  наличи  синхронизма содержит двоичный счетчик 22, двухпороговый компаратор 23, делитель 24 частоты, первый элемент ИЛИ 25, счетчик 26 ошибок, второй элемент ИЛИ 27.

Устройство синхронизации М-последо- вательности работает следующим образом. Исходное состо ние устанавливаетс  импульсом положительной пол рности, который подаетс  на второй вход второго элемента ИЛИ 15,  вл ющегос  входом установки устройства. Сигнал установки проходит через второй элемент ИЛИ 15 и обнул ет счетчики 7 и 11 числа совпадений. Сигналы логических О с выходов счетчиков 7 и 11 складываютс  в первом элементе ИЛИ 12 и формируют на его выходе сигнал логического О, который подаетс  на первый вход элемента И 14, запреща  прохождение на его выход стробирующих сигналов с дешифратора 5, на управл ющий вход переключател  2, обеспечива  подключение информационного входа регистра 3 сдвига к выходу регенератора 1, на входы разрешени  счетчиков 7 и 11, разреша  их работу. На вход установки блока 16, привод  его в исходное состо ние, также подаетс  сигнал с выхода элемента ИЛИ 15.

Входной сигнал поступает на регенератор 1, где осуществл етс  его фильтраци  и преображение в сигнал с логическими уровн ми , имеющий вид пр мой или инверсной М-последовательности (фиг. 26, 36), который проходит через переключатель 2 и подаетс  на информационный вход регистра 3 сдвига. Одновременно сигнал с выхода регенератора 1 подаетс  на вход блока 17 тактовой синхронизации, где известными методами осуществл етс  формирование тактовых импульсов fT (фиг. 2а, За),синхрон- ных с принимаемыми символами. Эти импульсы подаютс  на тактовые входы регистра 3, счетчиков 7 и 11 и блока 16 контрол  наличи  синхронизма. Под воздействием тактовых импульсов fr происходит поэлементный сдвиг входной последовательности в регистре 3. Затем сигнал с параллельных выходов регистра 3 поступает на блок 4 сумматоров по модулю два, а также на дешифратор 5 состо ний. Разр дность регистра 3 и структура соединений его выходов с блоком 4 такие же, как и на передающей стороне.

Сигнал с выхода блока 4 (фиг. 2в, Зв) подаетс  на первые входы блоков 6 и 9, на вторые входы которых подаетс  сигнал с выхода регенератора 1 (фиг,26.,36) непосредственно и через инвертор 10 (фиг. Зв) соответственно.

Если на вход устройства поступает пр ма  М-последовательность, то при отсутствии ошибок во входном сигнале через п тактов (п - разр дность регистра 3) на выходе блока 4 по витс  сигнал, синхронный с входной последовательностью (фиг. 2в). При этом символы на входах блока 6 будут сов0 падать. При совпадении символов на входах блока 6 на его выходе формируетс  сигнал логической 1, при несовпадении - логического О. Подсчет числа идущих подр д совпадений осуществл етс  счетчиком 7.

5 Счетчик 7 работает следующим образом .

В исходном состо нии регистр 20 сдвига обнулен импульсом установки, следовательно на выходе элемента И 21 установлен

0 логический О. На входе разрешени  счетчика 7 также формируетс  логический О сигнал разрешени . Сигнал совпадени  с выхода блока 6 подаетс  через элемент ИЛИ 18 на информационный вход регистра

5 20, на тактовый вход которого через инвертор 19 подаютс  импульсы с соответствующего входа счетчика 7 (фиг. 2д). Под действием тактовых импульсов происходит поэлементный сдвиг входного сигнала. Та0 ким образом, если произошло п совпадений подр д, на всех выходах регистра 20 устанавливаютс  логические 1 (фиг. 2е, ж, зм). При этом на выходе элемента И 21,  вл ющимс  выходом счетчика 7, устанавливаетс 

5 логическа  1, котора , проход  через первый элемент ИЛИ 12, подаетс  на входы разрешени  счетчиков 7 и 11, блокиру  их дальнейший счет. На входе регистра 20 устанавливаетс  логическа  1, котора  со0 хран етс  до тех пор, пока на соответствующий вход счетчика 7 не придет сигнал обнулени .

Кроме того, сигнал логической 1 с выхода счетчика 7 (фиг. 2к) подаетс  на управ5 л ющий вход переключател  2, обеспечива  замыкание выхода блока 4 сумматоров по модулю два на информационный вход регистра 3 сдвига и на первый вход элемента И 14, разреша  прохождение на его выход

0 стробирующих сигналов с выхода дешифратора 5.

Таким образом, регистр 3 и блок 4 образуют местный генератор пр мой М-последовательности , работающий синхронно с

5 входным сигналом.

Если на вход устройства поступает инверсна  М-последовательность, то при отсутствии ошибок во входном сигнале, через п тактов (фиг. За) на выходе блока 4 сумматоров по модулю два (фиг. Зг) по витс  сигнал пр мой М-последовательности, синхронный с входной последовательностью. При этом сигналы на входах блока 9 (фиг. Зв) будут совпадать (сигналы же на входах блока 6 в этом случае инверсны друг другу). Счетчик 11 подсчитывает число идущих подр д совпадений на выходе блока 9. Насчитав п совпадений подр д, счетчик 11 формирует на выходе (фиг. Зд) сигнал логической 1, который, проход  через первый элемент ИЛИ 12, обеспечивает блокировку счета счетчиков 7 и 11, переключение выхода блока 4 на вход регистра 3, а также разрешает прохождение стробирующих сигналов с выхода дешифратора 5 через элемент И14. Одновременно с этим, сигнал логической 1 с выхода счетчика 11 подаетс  на вход одновибратора 13, который формирует короткий импульс (фиг, Зе), обеспечивающий параллельную запись в регистр 3 а-разр дного кода с выхода блока 8 инверторов (длительность импульса на выходе одновибратора 13 много меньше длительности сигнала входной последовательности , фиг. Зж,и,к).

Таким образом, в регистре 3 устанавливаетс  состо ние, соответствующее состо нию генератора М-последовательности передающей стороны в данный момент. После этого местный генератор, образованный регистром 3 сдвига и блоком 4 сумматоров по модулю два, начинает формировать пр мую М-последователь- ность.синхронную с входным сигналом.

Контроль наличи  синхронизма осуществл етс  блоком 16. Перед началом работы импульсом установки, поступающим на соответствующий вход блока 16, обнул ютс  делитель 24 частоты, а также счетчики 22 и 26 через первый и второй элементы ИЛИ 25 и 27 соответственно.

Сигнал с выхода основного блока 6 совпадени  поступает на вход разрешени  счетчика 22, на тактовый вход которого подаютс  тактовые импульсы fT. Если на входе разрешени  счетчика 22 логическа  1 (сигнал совпадени ) - счет разрешен, если логический О (сигнал несовпадени ) - счет запрещен и состо ние счетчика 22 под действием импульсов TT не измен етс . Таким образом, счетчик 22 подсчитывает число совпадающих позиций входного сигнала и местной М-последовательности. Двоичный код числа совпадений с выходов счетчиков 22 подаетс  на соответствующие входы двухпорогового компаратора 23, имеющего пороги срабатывани  пгм и та. Значени  порогов выбираютс  исход  из требований необходимой помехоустойчивости устройства и достоверности контрол  наличи  синхронизма . Сравнение числа совпадений с порогами mi и гп2 осуществл етс  по стробирую- щему сигналу дешифратора 5, который формирует импульс в момент окончани  последнего такта М-последовательности, формируемой местным генератором. Сигнал стробировани  с дешифратора 5 проходит через элемент И 14 и подаетс  непосредственно на соответствующий вход двухпорогового компаратора 23, и через первый элемент ИЛИ 25 - на вход обнулени  счетчика 22, сбрасыва  его. Первый элемент ИЛИ 25 осуществл ет необходимую задержку сигнала обнулени  счетчика 22 относительно стробирующего сигнала двухпорогового компаратора 23, Состо ние выхода двухпорогового компаратора 23 Uk в момент сравнени  определ етс  выражением (при отсутствии стробирующего сигнала на выходе двухпорогового компаратора 23 устанавливаетс  логический 0)

25

UK

|0 , при k пги , k m2 ; 1 ,при ma к mi ,

где k - число совпадени , a mi ma.

Следовательно, если в момент сравнени  число совпадений k находитс  в зоне

неопределенности и нельз  с заданной достоверностью сделать вывод о приеме пр мой или инверсной последовательности, на выходе двухпорогового компаратора 23 формируетс  сигнал логической 1, который подаетс  на вход счетчика 26, осуществл ющего счет ошибок. Интервал времени контрол  задаетс  делителем 24, отсчитывающим заданное количество стробирующих импульсов.

Если в течение заданного времени контрол  счетчик 26 насчитывает предельно допустимое число ошибок, на его выходе по вл етс  сигнал логической 1, который, проход  через второй элемент ИЛИ 15, устанавливает устройство в исходное состо ние , и цикл поиска синхронизма повтор етс . Если же число ошибок за интервал времени контрол  меньше предельно допустимого , счетчик 26 обнул етс  импульсом,

поступающим на его вход обнулени  через второй элемент ИЛИ 27 с делител  24 частоты .

Claims (3)

1. Устройство синхронизации М-последовательности , содержащее последовательно соединенные регенератор символов, сигнальный вход которого  вл етс  сигнальным входом устройства, переключатель и регистр сдвига, выходы которого подключены к входам дешифратора состо ний и

блока сумматоров по модулю два, выход которого подключен к первому входу основного блока совпадени  и второму входу переключател , первый вход которого соединен с вторым входом основного блока совпадени , выход которого подключен к сигнальному входу основного счетчика числа совпадений, отличающеес  тем, что, с целью сокращени  времени вхождени  в синхронизм с одновременным обеспечением контрол  наличи  синхронизма при приеме противоположных сигналов и расширени  функциональных возможностей за счет обеспечени  вхождени  в синхронизм как по пр мой, так и по инверсной М-последо- вательности, введены блок тактовой синхронизации , блок инверторов, элемент И, первый и второй элементы ИЛИ, инвертор, дополнительный блок совпадени , дополнительный счетчик числа совладений, одно- вибратор и блок контрол  наличи  синхронизма, выход которого подключен к первому входу второго элемента ИЛИ, второй вход которого  вл етс  входом установки устройства, а выход второго элемента ИЛИ подключен к входу установки блока контрол  наличи  синхронизма и входам обнулени  основного счетчика числа совпадений и дополнительного счетчика числа совпадений, выход которого подключен к первому входу первого элемента ИЛИ и через одновибратор к входу установки регистра сдвига, выходы которого подключены к входам блока инверторов, выходы которого подключены к параллельным информационным входам регистра сдвига, при этом выход регенератора символов через блок тактовой синхронизации подключен к тактовым входам регистра сдвига, дополнительного счетчика числа совпадений, блока контрол  наличи  синхронизма и основного счетчика числа совпадений, сигнальный вход которого соединен с сигнальным входом блока контрол  наличи  синхронизма, а выход основного счетчика числа совпадений подключен к второму входу первого элемента ИЛИ, выход которого подключен к входам разрешени  основного и дополнительного счетчика числа совпадений, управл ющему входу переключател  и первому входу элемента И, к второму входу которого

подключен выход дешифратора состо ний, а выход элемента И подключен к стробиру- ющему входу блока контрол  наличи  синхронизма , причем выход блока сумматоров

по модулю два подключен к первому входу дополнительного блока совпадени , выход которого подключен к сигнальному входу дополнительного счетчика числа совпадений , а выход регенератора символов через

инвертор подключен к второму входу дополнительного блока совпадени .

2.Устройство поп.1,отличающе - е с   тем,что счетчик числа совпадений выполнен в виде элемента ИЛИ, инвертора

регистра сдвига и элемента И, выход которого  вл етс  выходом счетчика, сигнальным входом и входом разрешени  которого  вл ютс  соответственно первый и второй входы элемента ИЛИ, выход которого подключей к информационному входу регистра сдвига, выходы которого подключены к входам элемента И, причем выход инвертора подключен к тактовому входу регистра сдвига , вход обнулени  которого и вход инвертора  вл ютс  соответственно входом обнулени  и тактовым входом счетчика.

3.Устройство по п. 1, о т л и ч а ю щ е - е с   тем, что блок контрол  наличи  синхронизма выполнен в виде первого и второго

элементов ИЛИ, делител  частоты, двоичного счетчика, двухпорогового компаратора и счетчика ошибок, к тактовому входу и входу обнулени  которого подключены выходы соответственно двухпорогового компаратора

и второго элемента ИЛИ, к первому входу которого подключен выход делител  частоты , а выход счетчика ошибок  вл етс  выходом блока контрол  наличи  синхронизма, стробирующим входом которого  вл етс 

первый вход первого элемента ИЛИ и стро- бирующий вход двухпорогового компаратора , к входам которого подключены выходы двоичного счетчика, к входу обнулени  которого подключен выход первого элемента

ИЛИ, при этом вторые входы первого и второго элементов соединены с входом делител  частоты и  вл ютс  входом установки блока контрол  наличи  синхронизма, тактовым и сигнальным входами которого  вл ютс  соответственно тактовый вход и вход разрешени  двоичного счетчика.

ппппппппппппппгь

ff ь,

пшппппплсшшш

.Ј 5

г

Фае. 2

пппппппппппппппг

Г t

О

пп

п л

Фиг.З

8 ход разрешени 

to

3s$& 0Јrfb SЈMsS

Фиг. 4

-Ј

2f

.Выгод

CulrSZ oHS. i- 1 ЈrfOd

Ф.5

ВмоЗ

че

Я,/лХ i f - Дл i/