SU1197127A1 - Устройство дл приема рекуррентных кодовых последовательностей - Google Patents

Abstract

УСТРОЙСТВО ДЛЯ ПРИЕМА РЕКУРРЕНТНЫХ КОДОВЫХ ПОСЛЕДОВАТЕЛЬНОСТЕЙ,; содержащее последовательно соединенные радиоприемник, пороговый блок, первый элемент И, к второму входу которого подключен первый выход первого счетчика, бистабильный элемент и-элемент ИЛИ, выход которого подключен к первому входу переключающего блока, второй вход и выход которого соединены соответственно с вторым выходом радиоприемника и с одним входом регистра сдвига, выходы которого через дешифратор подключены к первому входу второго элемента И, второй вход и выход которого соединены, соответственно с вторым входом элеШнта ИЛИ и со сбросовым входом первого счетчика к сигнальному входу которого подключен вьрсод блока сравнени , первый вход которого соединен с выходом сумматора по модулю два и с третьим входом переключающего бло- ка, четвертый вход и выход которого соединены соответственно со сбросовым входом первого счетчика, второй выход которого подключен к второму входу второго элемента И, и с вторым входом блока сравнени , а другой вход регистра сдвига соединен с тактовым входом бистабильного элемента, о т личающеес  тем, что, с целью повышени  помехоустойчивости при расширении класса принимаемых рекуррентных кодовых последовательностей , введены последовательно соединенные опорный генератор, блок синхронизации и делитель частоты с @ переменным коэффициентом делени  и последовательно соединенные таймер, к входу которого подключен выход второго элемента И , второй счетчик, к второму входу которого подключен выход второго элемента И, .наборный блок, кодопреобразователь и блок дслючей, сигнальные входы и выхода г которого соединены соответственно с выходами регистра сдвига, к другому входу которого подключен выход делител  частоты с переменным коэффициентом делени , и с входами сумматора по модулю два, причем второй выход наборного блока подключен к второму входу делител  частоты с переменным кЬэффициентом делени , выход переключающего блока соединен с вторым входом блока синхронизации. .

Description

1

Изобретение относитс  к технике св зи и может использоватьс  дл  анализа принимаемых адресно-вызывных сигналов в автоматизированных систе .мах радиосв зи, а также дл  рекуррентного фазового пуска в системах сеансной св зи с большим числом радиокорреспондентов .

Цель изобретени  - повышение помехоустойчивости при расширении класса принимаемых рекуррентных кодовых последовательностей.

На чертеже представлена структурна  электрическа  схема предлагаемого устройства.

Устройство дл  приема рекуррентных кодовых последовательностей содержит радиоприемник 1, переключающий блок 2, первый счетчик 3, блок 4 сравнени , сзгмматор 5 по модулю два, регистр 6 сдвига, дешифратор 7, первый элемент И 8, элемент ИЛИ 9, пороговый блок 10, второй элемент И 11, бистабильный элемент 12, блок 13 ключей, кодопреобразователь 14, таймер 15, второй счетчик 16, наборный блок 17, опорный генератор 18, блок 19синхронизации, делитель 20 частоты с переменнь:м коэффициентом делени .

Устройство работает следующим образом .

Принимаема  радиоприемником 1 информаци  с его низкочастотного выхода через переключающий блок 2 поступает на один из входов блока 4 сравнени  и одновременно на вход регистра 6 сдвига.

Регистр 6 сдвига с помощью сумматора 5 по модулю два обеспечивает формирование собственной рекуррентной кодовой последовательности, определ ющей адресный признак данного устройства.

Формирование рекуррентной кодовой последовательности осуществл етс  известным способом путем проверки на четность сумматором 5 по модулю два определенных разр дов регистра 6 сдвига с записью результатов проверки в этот же регистр сдвига. Установка разр дов регистра 6 сдвига, подвергаемых проверке на четность, осуществл етс  блоком 13 ключей.

Сформированна  рекуррентна  последовательиссть подаетс  на другой вход блока 4 сравнени . Блок 4 сравнени  производит поэлементное сравне97127

ние принимаемой из канала св зи информации и информации регистра 6 сдвига:. . При приеме рекуррентной последовательности со структурой кода, соответстj , вующей структуре кода, генерируемого регистром 6 сдвига, на выходе блока 4 сравнени  формируютс  импульсы совпадени , которые фиксируютс  первым счетчиком 3. При поступлении подр д

10 М импульсов совпадени  (величина М определ ет порог срабатьгоани  первого счетчика 3 и выбираетс , исход  из допустимой веро тности ложного приема кодовой комбинации длиной

15 М элементов) с выхода первого счетчика 3 через элемент ИЛИ 9 на переключающий блок 2 поступает управл ющий сигнал. По этому сигналу переключаю- . щий блок 2 срабатывает, отключает

20 регистр 6 сдвига от канала св зи

(НЧ - выхода радиоприемника 1) и замыкает цепь по обратной св зи (регистр 6 сдвига - блок ключей 13 сумматор 5 по модулю два - переключающий блок 2 - регистр 6 сдвига) Регистр 6 сдвига продолжает работать самосто тельно. В конце рекуррентного цикла работы регистра 6 сдвига на выходе дешифратора 7 возникает сигнал,ко30 торьй, проход  через второй элемент И 11, возвращает в исходное состо ние переключающий блок 2, сбрасывает первый счетчик 3, блокирует таймер 15, а также переводит в последующее состо ние второй счетчик 16, с выхода которого подаетс  сигнал на исполнительный блок (не показан) устройство оказываетс  готовым к приему следующей рекуррентной последовательности .

Второй счетчик 16, когда на входе ; Устройства .вызывной сигнал отсутствует , находитс  в состо нии, определ емом первой позицией собственного . 5 адреса предлагаемого устройства. При

этом в последующее состо ние второй . счетчик 16 переходит по окончании приема кодовой комбинации предьщущей позиции.

0 Если в течение некоторого времени следующа  ожидаема  позици  не поступает (на входе устройства сигнал отсутствует или действуют помехи), .то таймер 15 переводит второй счетчик 16 позиций в первоначальное состо ние. Врем  выдачи сигналов с таймера 15 выбираетс  около двух длительностей позиций. Таймер представл ет из себ  мультивибратор, выполненный на цифровых микросхемах. Блокировка сигналов таймера 15 осуществл етс  путем закорачивани  его выхода на корпус электронным ключом управл емым сигналом с дешифратора 7 В отличие от известного в предлагаемом устройстве примен етс  синхронный способ поддержани  временных соотношений работы и последовательности переключений его блоков. При этом используетс  метод фазировани  по рабочим импульсам, заключающийс  в том, что блок 19 синхронизации фор мирует импульсы синхронизации в моменты смены пол рности рабочих импульс ов . Импульсы синхронизации поступают в делитель 20 частоты и устанавливают его в исходное (нулевое) состо  ние, обеспечива  подстройку фазы так товых импульсов регистра 6 сдвига. Тактовые импульсы регистра 6 сдвига формируютс  с помощью опорного генератора 18, делител  20 частоты , второго счетчика 16 и наборного блока 17. При этом частота тактовых импульсов , поступающих с выхода делител  20 частоты в регистр 6 сдвига, посто нно измен етс  в соответствии с принимаемыми длительност ми посьшок и изменением коэффициента делени  делител  20 частоты. Управление коэффициентом делени  делител  20 частоты осзпцествл етс  наборным блоком 17, вход которого соединен с выходом второго счетчика 16. Наборный блок 17 формирует управл ющие; сигнал дл  делител  20 частоты в соответствии с сигналами второго счетчика 16. Таким образом, состо ние второго счетчика 16 (т.е. прин тьш номер позиции ) определ ет коэффициент делени  делител  20 частоты и соответственно частоту следовани  тактовых им

пульсов. Наборньй блок 17 представл ет из себ  регистр сдвига, осуществл ющий преобразование информации, поступающей со второго счетчика 16, из последовательной формы представлени  в параллельную. Наборный блок 17 вьщает также сигналы, обеспечивающие выбор разр дов регистра 6 сдвига, подвергаемых проверке на четность. Эти сигналы с второго выхода наборного блока 17 подаютс  на вход кодопреобразовател  14, которьй преобразует сигналы наборного блока 17 в

самосто тельно. Границы действи  импульсной помехи выдел ютс  биста- бильным, элементом 12. Он запускаетс  от переднего фронта помехи, а выклю50 чаетс  очередным тактовым имцульсом после окончани  действи  помехи.

В устройстве обеспечиваетс  также защита от сгруппированньгх импульсных помех благодар  изменению св зи 55 (по сравнению : известным устройством ) между переключающим блоком 2 и блоком 4 сравнени  Вход блока 4 уравнени  соединен с каналом св зи сигналы двоичного кода. В соответствии с сигналами на выходе кодопреобразовател  14 в блоке 13 ключей, на вход которого они подаютс , открьшаютс  определенные ключи, обеспечива  подачу на вход сумматора 5 по модулю два с регистра 6 сдвига кодовой последовательности , соответствующей принимаемой позиции.: Таким образом, формирование кодовой последовательности в предлагаемом устройстве характеризуетс  всеми возможными перестановками элементарных кодограмм в пределах всех вьфабатьгааемых регистром 6 сдвига кодовых комбинаций и изменени ми длительностей элементарных посылок. Это позвол ет, не увеличива  количества кодовых комбинаций , вырабатываемых регистром 6 сдвига, значительно увеличить число принимаемых устройством сигналов вызова . По вление импульсной помехи в канале св зи фиксируетс  пороговым блоком 10 (представл ющим собой триггер ЦЫитта), подключенным к выходу промежуточной частоты радиоприемника 1. При этом сигнал, по вл нэщийс  на выходе , порогового блока 10, поступает на вход первого элемента И 8, на другой вход которого подаетс  сигнал первого счетчика 3 (в том случае, если в нем уже накоплено несколько посылок). В результате первый элемент И 8 срабатывает и его выходной сигнал переводит бистабипьный элемент 12 (он может быть реализован в виде триггера) в другое устойчивое, состо ние. При этом выходной сигнал бистабильного элемента 12 поступает через элемент ИЛИ 9 на вход переключающего блока 2, которьй отключает регистр б/сдвига от канала св зи на врем  действи  импульсной помехи. При этом регистр 6 сдвига на врем  действи  импульсной помехи работает

ne непосредственно, a через переключающий блок 2, который при наличии помех отключает вход блока 4 сравнени  от канала св зи и тем самым устран ет возможность сбо  в его работе. ,

Кроме того, поскольку на врем  действи  помех канал св зи отключаетс  и помехи не воздействуют на бло 4 сравнени , то он продолжает поэлементное сравнение информации, прин той из канала св зи до момента

начала действи  помех и информации регистра 6 сдвига, что позвол ет иметь положительные результаты сравнени  при действии помех и соответственно повышает помехозащищенность устройства.

Причем, устройство обеспечивает прием информации при большом количестве сбоев элементарных посьток, если хот  бы небольшой интервал, лежащий в пределах длительности позиции , не поражен:помехами.

Claims (1)

1. УСТРОЙСТВО ДЛЯ ПРИЕМА РЕКУРРЕНТНЫХ КОДОВЫХ ПОСЛЕДОВАТЕЛЬНОСТЕЙ,^; содержащее последовательно соединенные радиоприемник, пороговый блок, первый элемент И, к второму входу которого подключен первый выход первого счетчика, бистабильный элемент и элемент ИЛИ, выход которого подключен к первому входу переключающего блока, второй вход и выход которого соединены соответственно с вторым выходом радиоприемника и с одним входом регистра сдвига, выходы которого через дешифратор подключены к первому входу второго элемента И, второй вход и выход которого соединены соответственно с вторым входом элемента ИЛИ и со сбросовым входом первого счетчика, к сигнальному входу которого подключен выход блока сравнения, первый вход которого соединен с выходом сумматора по модулю два и с третьим входом переключающего бло- ка, четвертый вход и выход которого соединены соответственно со сбросовым входом первого счетчика, второй выход которого подключен к второму входу второго элемента И, и с вторым входом блока сравнения, а другой вход регистра сдвига соединен с тактовым входом бистабильного элемента, о т — личающееся тем, что, с целью повышения помехоустойчивости при расширении класса принимаемых рекуррентных кодовых последовательностей, введены последовательно соединенные опорный генератор, блок синхронизации и делитель частоты с переменным коэффициентом деления и $9 последовательно соединенные таймер, к входу которого подключен выход второго элемента И', второй счетчик, к второму входу которого подключен выход второго элемента И, наборный блок, кодопреобразователь и блок ключей, сигнальные входы и выхода которого соединены соответственно с выходами регистра сдвига, к другому входу которого подключен выход делителя частоты с переменным коэффициентом деления, и с входами сумматора по модулю два, причем второй выход наборного блока подключен к второму входу делителя частоты с переменным кЬэффициентом дедения, выход переключающего блока соединен с вторым входом блока синхронизации. .