SU1088146A1 - Цифровое устройство слежени за задержкой псевдослучайной последовательности - Google Patents

Abstract

ЦИФРОВОЕ УСТРОЙСТВО СЛЕШЕНИЯ ЗА ЗАДЕРЖКОЙ ПСЕВДОСЛУЧАЙНОЙ ПОСЛЕДОВАТЕЛЬНОСТИ , содержащее последовательно соединенные задающий генератор , блок добавлени -вычитани  импульсов ,, делитель частоты и опорньй генератор псевдослучайных последова-. тельностей, последовательно соединенные сумматор по модулю два и элемент И, последовательно соединенные перемножитель и реверсивный счетчик, счетный вход которого подключен к выходу элемента И, второй вход которого подсоединен к выходу задакицего генератора , первый выход опорного генератора псевдослучайных последовательностей подсоединен к объединенным входам перемножител  и сумматора по модулю два, второй вход которого подключен к второму выходу опорного генератора псевдослучайных последовательностей, при этом второй вход перемножител   вл етс  входом цифрового устройства слежени  за задержкой псевдослучайной последовательности, отличающеес  тем, что, с целью повьппени  помехозащищенности, в него введены последовательно соединеннее первый дополнительный реверсивный счетчик, блок пам ти и коммутатор коррекционных сигналов, последовательно соединенные дополнительный перемножитель, второй дополнительный реверсивный счетчик и первый цифровой компаратор, последовательно соединенные дополнительный делитель частоты и второй цифровой компаратор, другие входы которого подключены к соответствующим выходам реверсивного счетчика, установочный вход которого, объединенный с установочным входом первого дополнительного реверсивного счетчика и первыми управл ющими входами блока пам ти и коммутатора коррекционных сигналов, подключен к выходу дополнительного делител  частоты, второй выход которого подсоединен к устаноi вочному входу второго дополнительного kn реверсивного счетчика и управл ющему входу первого цифрового компаратора, а вход дополнительного делител  частоты подключен к выходу делител  частоты , выход первого цифрового компаратора подсоединен к управл ющему входу первого дополнительного реверсивного счетчика и объединенным вторым управл ющим входам блока пам ти X ЭО и коммутатора коррекционных сигналов, первый и второй выходы второго цифрового компаратора подсоединены к со-« i;; а ответствующим Г объедине ным входам блока пам ти и коммутатора коррек- ционных сигналов, при этом выходы коммутатора коррекционных сигналов подсоединены к управл ющим входам блока добавлени  - вычитани  импульсов , а первый и второй входы дополнительного перемножител  подключены соответственно к второму входу перемножител  и третьему выходу опорного генератора псевдослучайных последовательностей .

Description

Изобретение относитс  к технике электросв зи и может быть использовано дл  синхронизации радиотехнических систем передачи данных, использующих псевдослучайные последовательности . Известно цифровое устройство слежени  за задержкой псевдослучайной последовательности, содержащее после довательно соединенные кварцевый генератор , управл ющий элемент, делитель частоты, опорный генератор псев дослучайных последовательностей, оди выход которого подключен к одному из входов перемножител , выход которого подключен к одному из управл ющих входов реверсивного счетчика , выходы сложени  и вычитани  которого подключены к другим входам управл ющего элемента, а также после довательно соединенные сумматор по модулю два и элемент И, к другому входу которого подключен выход кварцевого генератора, а выход элемента И подключен к счетному входу реверсивного счетчика ll . . „ Недостатком известного цифрового устройства слежени  за задержкой псевдослучайной последовательности  вл етс  низка  помехозащищенность. Наиболее близким по технической сущности к изобретению  вл етс  цифровое устройство слежени  за задержкой псевдослучайной последовательности , содержащее последователь но соединенные задающий генератор, блок добавлени -вычитани  импульсов, делитель частоты и опорный генератор псевдослучайных последовательностей последовательно соединенные сумматор по модулю два и элемент И, последова тельно соединенные перемножитель и реверсивный счетчик, счетный вход которого подключен к выходу элемента И, второй вход которого подсоединен к выходу задающего генератора, первь выход опорного генератора псевдослучайных последовательностей подсоединен к объединенньм входам перемножител  и сумматора по модулю два, второй вход которого подключен к второму выходу опорного генератора псевдо случайных последовательностей, при эт второй вход перемножйтел   вл етс  входом цифрового устройства слежени  за задержкой псевдослучайной последовательности , выход перемножител  через элемент НЕ подсоединен к второму управл ющему входу реверсивного счетчика, выходы сложени  и вычитани  которого подсоединены к соответствующим входам блока добавлени -вычитани  импульсов ZJ . Недостатком известного цифров.ого устройства слежени  за задержкой псевдослучайной последовательности  вл етс  низка  помехозащищенность. Цель изобретени  - повышение помехозащищенности . Дл  достижени  указанной цели в цифровое устройство слежени  за задержкой псевдослучайной последовательности , содержащее последовательно соединенные задающий генератор, блок добавлени -вычитани  импульсов, делитель частоты и опорный генератор псевдослучайных последовательностей, последовательно соединенные сумматор по модулю два и элемент И, последовательно соединенные перемножитель и реверсивный счетчик, счетный вход которого подключен к выходу элемента . И, второй вход которого подсоединен к выходу задакнцего генератора, первый выход опорного генератора псевдослучайных последовательностей подсоединен к объединенным входам перемножител  и сумматора по модулю два, второй вход которого подключен к второму выходу опорного генератора псевдослучайных последовательностей, при этом второй вход перемножител   вл етс  входом цифрового устройства слежени  за задержкой псевдослучайной последовательности, введены по следовательно соединенные первьй до-. полнительный реверсивный счетчик, блок пам ти и коммутатор коррекционных сигналов, последовательно соединенные дополнительный перемножитель, второй дополнительный реверсивный счетчик и первый цифровой компаратор, последовательно соединенные дополнительный делитель частоты и второй цифровой компаратор, другие входы которого подключены к соответствующим выходам реверсивного счетчика, установочный вход которого, объединенный с установочным входом первого дополнительного реверсивного счетчика и первыми управл ющими входами блока пам ти и коммутатора коррекционных сигналов, подключен к выходу дополнительного делител  частоты, второй выход которого подсоединен к установочному входу второго дополнитель .ного реверсивного счетчика и управл ющему входу первого цифрового компаратора, а вход дополнительного делител  частоты подключен к выходу делител  частоты, выход первого цифрового компаратора подсоединен к управл ющему входу первого дополнительного реверсивного счетчика и объединенным вторым управл ющим входам блока пам ти и коммутатора jcopрекционных сигналов,первый и второй выходы второго цифрового компаратора подсоединены к соответствующим объединенным входам блока пам ти и коммутатора коррекционных сигналов, при этом выходы коммутатора коррекционных сигналов подсоединены к управл ющим входам блока добавлени -вычитани  импульсов, а первый и второй входы дополнительного перемножител  подключены соответственно к второму входу перемножител  и третьему выход опорного генератора псевдослучайных последовательностей.

На чертеже приведена структурна  электрическа  схема цифрового устройства слежени  за задержкой псевдослучайной последовательности.

Цифровое устройство слежени  за задержкой псевдослучайной последовательности содержит задающий генератор 1, блок 2 добавлени -вычитани  импуЛьсов, делитель 3 частоты, опорный генератор 4 псевдослучайных последовательностей, перемножитель 5, реверсивный счетчик 6, сумматор 7 по модулю два, элемент И 8, дополнительный перемножитель 9, первьй 10 и второй 11 дополнительные реверсивные счетчики, первый 12 и второй 13 цифровые компараторы, блок 14 пам ти дополнительный делитель 15 частоты, коммутатор 16 коррекционных сигналов Устройство работает следующим об- разом. Входной сигнал умножаетс  в перемножителе 5 на опорный сигнал, поступающий с первого выхода опорного генератора 4 псевдослучайных последовательностей . С выхода перемножител  5 сигнал рассогласовани  поступает на вход управлени  реверсивного счетчика 6. На счетный вход реверсивного счетчика v6 через элемент И 8 поступает последовательность импульсов с выхода задающего генератора 1. Временной интервал счета импульсов в реверсивном

счетчике 6 определ етс  сигналом с сумматора 7 по модулю два, навход ы которого подаютс  два смещенных во времени опорных сигнала с первого и второго выходов опорного генератора 4 псевдослучайных последовательностей. Выходной сигнал дополнительного делител  15 частоты, поступаюпщй на установо 1ный вход реверсивного счетчика 6, устанавливает последний в среднее состо ние , соответствующее среднему значению максимально возможного числа, записанного в реверсивный счетчик 6.

В зависимости от знака сигнала рассогласовани  опорного и вх,одного сиг .налов, поступающего с выхода перемножител  5, реверсивный счетчик 6 будет чаще работать на суммирование или вычитание, в результате чего его код изменитс  относительно среднего значени . Через временные интервалы, задаваемые сигналом дополнительного делител  15- частоты, второй цифровой компаратор 13 осуществл ет сравнение текущего кода реверсивного счетчика 6 с кодом его среднего состо ни . Результирующие сигналы сравнени  поступают на входы блока 14 пам ти и через коммутатор 16 коррекционных сигналов следуют на входы блока 2 добавлени -вычитани  импульсов. Блок 2 добавлени -вычитани  импульсов вводит дополнительные импульсы или стирает часть импульсов в сигнале, поступающем на вход, делител  3 частоты, При изменении числа импульсов на единицу выходной сигнал делител  3 частоты сдвигаетс  на величину l/f в сторону уменьшени  рассогласовани  по задержке между опорным сигналом И входным (fo - частота опорного генератора 1). Таким образом происходит подстройка фазы опорного и входного сигналов. На входы дополнительного перемножител  9 поступают входной сигнал и опорный сигнал с третьего выхода опорного генератора 4 псевдослучайных последовательностей, совпадающий по фазе в режиме синхронизма с входным сигналом. Выходной сигнал дополнительного перемножител  9 управл ет направлением счета второго дополнительного реверсивного счетчика 11. Дополнительный делитель 15 частоты задает врем  накоплени  входного сигнала .и сбрасывает второй дополнительный реверсивный счетчик 11 в среднее

состо ние. Результирукиций сигнал накоплени  второго дополнительного реверсивного счетчика 11 сравнивает-, с  в первом цифровом компараторе 12 с кодом порога. Превышение порога свидетельствует о наличии неискаженного входного сигнала.

При подавлении сигнала импульсными и интерференционными помехами во втором дополнительном реверсивном счетчике 11 накапливаютс  шумы. Первый цифровой компаратор 12 фиксирует непревышение порога и переключает режим работы блока 14 пам ти с записи на считывание. С выхода блока 1А пам ти снимаетс  информаци  о знаке подстройки фазы опорного сигнала, полученна  первым дополнительным реверсивным счетчиком 10, и подаетс  через коммутатор 16 коррекционных сигналов на блок 2 добавлени -вычитани  импульсов. Это позвол ет поддерживать требуемые фазовые соотношени  между входным и опорными сигналами в моменты воздействи  помех.

Таким образом, в предложенном цифровом устройстве сложени  за задержкой псевдослучайной последовательности за счет исключени  ложных подстроек фазы опорного сигнала, происход щих вследствие помех, обеспечиваетс  более высока  помехозащищенность по сравнению с известным цифровым устройством слежени  за задержкой .

Claims (1)

1. ЦИФРОВОЕ УСТРОЙСТВО СЛЕЖЕ- ’ НИЯ ЗА ЗАДЕРЖКОЙ ПСЕВДОСЛУЧАЙНОЙ ПОСЛЕДОВАТЕЛЬНОСТИ, содержащее последовательно соединенные задающий генератор, блок добавления-вычитания импульсов,, делитель частоты и опорный генератор псевдослучайных последова-. тельностей, последовательно соединенные сумматор по модулю два и элемент И, последовательно соединенные перемножитель и реверсивный счетчик, счетный вход которого подключен к выходу элемента И, второй вход которого подсоединен к выходу задающего генератора, первый выход опорного генератора псевдослучайных последовательностей подсоединен к объединенным входам перемножителя и сумматора по модулю два, второй вход которого подключен к второму выходу опорного генератора псевдослучайных последовательностей, при этом второй вход перемножителя является входом цифрового устройства слежения за задержкой псевдослучайной последовательности, отличающееся тем, что, с целью повышения помехозащищенности, в него введены последовательно соединеннае первый дополнительный реверсивный счетчик, блок памяти и коммутатор коррекционных сигналов, последовательно соединенные дополнительный перемножитель, второй дополнительный реверсивный счетчик и первый цифровой компаратор, •последовательно соединенные дополнительный делитель частоты и второй цифровой компаратор, другие входы которого подключены к соответствующим выходам реверсивного счетчика, установочный вход которого, объединенный с установочным входом первого дополнительного реверсивного счетчика и первыми управляющими входами блока памяти и коммутатора коррекционных сигналов, подключен к выходу дополнительного делителя частоты, второй выход которого подсоединен к установочному входу второго дополнительного реверсивного счетчика и управляющему входу первого цифрового компаратора, а вход дополнительного делителя частоты подключен к выходу делителя частоты, выход первого цифрового компаратора подсоединен к управляющему входу первого дополнительного реверсивного счетчика и объединенным вторым управляющим входам блока памяти и коммутатора коррекционных сигналов, первый и второй выходы второго цифрового компаратора подсоединены к со·» ответствукнцим Г объединенным входам блока памяти и коммутатора коррекционных сигналов, при этом выходы коммутатора коррекционных сигналов подсоединены к управляющим входам блока добавления - вычитания импульсов, а первый и второй входы допол¹нительного перемножителя подключены соответственно к второму входу перемножителя и третьему выходу опорного генератора псевдослучайных последовательностей.

   SU .... 1088146

   Г088146 технике использо-