SU1338098A1 - Устройство дл синхронизации псевдослучайных сигналов - Google Patents

Устройство дл синхронизации псевдослучайных сигналов Download PDF

Info

Publication number
SU1338098A1
SU1338098A1 SU853963366A SU3963366A SU1338098A1 SU 1338098 A1 SU1338098 A1 SU 1338098A1 SU 853963366 A SU853963366 A SU 853963366A SU 3963366 A SU3963366 A SU 3963366A SU 1338098 A1 SU1338098 A1 SU 1338098A1
Authority
SU
USSR - Soviet Union
Prior art keywords
unit
input
output
block
threshold
Prior art date
Application number
SU853963366A
Other languages
English (en)
Inventor
Владимир Васильевич Артюшин
Александр Васильевич Кузичкин
Револьд Иванович Полонников
Original Assignee
Военный Инженерный Краснознаменный Институт Им.А.Ф.Можайского
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Военный Инженерный Краснознаменный Институт Им.А.Ф.Можайского filed Critical Военный Инженерный Краснознаменный Институт Им.А.Ф.Можайского
Priority to SU853963366A priority Critical patent/SU1338098A1/ru
Application granted granted Critical
Publication of SU1338098A1 publication Critical patent/SU1338098A1/ru

Links

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

Изобретение относитс  к радиотехнике и обеспечивает сокращение времени синхронизации псевдослучайных сигналов (пес) при малом отношении сигнал/шум. Устр-во содержит блоки 1, 20 коррел ции, генераторы 2, 19 опорного сигнала, формирователи 3, 5, 16 импульсов, блоки 4, 21 стробировани , пороговые блоки 6, 22, делители 7, 9 частоты, генератор 8 тактовых импульсов, блок 10 формировани  кода, оперативный запоминающий блок () 11, блоки 12, 17 дискретного сдвига, блок 13 вычислени , блок 14 коммутации, блок 15 управлени  контролем, блок 18 вентилей считывани  и блок 23 управлени  поиском. Синхронизаци  ПСС осуществл етс  с помощью процедуры пошагового поиска ПСС по задержке. На перврм этапе каждого шага поиска ПСС обработка сигнала происходит в блоке 1, Опорный сигнал дл  него формируетс  путем разбиени  эталонного ПСС, генерируемого генератором 2, на сегменты и инверсии каждого сегмента во времени. После анализа выходного сигнала блока 1 из ОЗБ 11 считываетс  код времени превышени  порога в пороговом блоке 6. Блок 13 определ ет временное рассогласование, по которому блок 17 измен ет временное положение опорного сигнала генератора 19. 1 ил. (Л оэ СлЭ 00 О СО ас

Description

Изобретение относитс  к радиотехнике и может быть использовано дл  быстрой синхронизации фазоманипули- рованных псевдослучайных сигналов (пес) при малом отношении сигнал/шум (ОСШ) на входе приемника ПСС.
Целью изобретени   вл етс  сокращение времени синхронизации ПСС при малом отношении сигнал/шум.
На чертеже представлена структурна  электрическа  схема устройства
Устройство дл  синхронизации ПСС содержит первый блок 1 коррел ции, первый генератор 2 опорного сигнала первый формирователь 3 импульсов, первый блок 4 стробировани , второй формирователь 5 импульсов, первый пороговый блок 6, первый делитель .7 частоты, генератор В тактовых импульсов , второй делитель 9 частоты, блок 10 формировани  кода, оперативный запоминающий блок (ОЗБ) 11, пер- вьй блок 12 дискретного сдвига, блок 13 вычислени , блок 14 коммутации, блок 15 управлени  контролем, третий формирователь 16 импульсов, второй блок 17 дискретного сдвига,блок 18 вентилей считывани , второй генератор 19 опорного сигнала, второй блок 20 коррел ции, второй блок 21 стробировани , второй пороговый блок 22, блок 23 управлени  поиском.
Устройство дл  синхронизации ПСС работает следующим образом.
На вход устройства, св занный с сигнальными входами первого 1 и второго 20 блоков коррел ции, поступает принимаемый ПСС. Синхронизаци  ПСС осуществл етс  с помощью самой универсальной процедуры пошагового поиска ПСС по задержке. На первом этапе каждого шага поиска ПСС обработка принимаемого сигнала осуществл етс  в первом блоке 1 коррел ции, реализуемом в виде последовательного соединени  конвольвера, рециркул  тора и амплитудного детектора. Опорный сигнал, подаваемый на второй сигнальный вход первого блока 1 коррел ции , формируетс  первым генератором 2 опорного сигнала путем разбиени  эталонного (ожидаемого) ПСС,
генерируемого в генераторе 2, на сег- gg подаетс  на управл ющий вход первого
менты, длительность которых равна времени Т., пам ти рециркул тора, и инверсии каждого сегмента во времени . Временное положение опорного
5
0
5
сигнала определ етс  блоком 12 дискретного сдвига.
Длительность интервала обработки принимаемого ПСС в блоке 1 коррел ции задаетс  сигналом, поступающим на управл ющий вход блока 1 коррел ции с выхода формировател  3 импульсов . Данный сигнал формируетс  следующим образом. Генера тор 8 тактовых импульсов посто нно формирует две последовательности тактовых импульсов: одну с периодом следовани , равным длительности t элементарного символа ПСС, а вторую - с периодом следовани , равным Со/2. Перва  тактова  последовательность поступает в блок 14 коммутации, который на первом этапе каждого шага подает ее в делите ль 7 частоты. Коэффициент делени  частоты делител  7 устанавливаетс  равным Т /т. В результате с выхода делител  7 частоты снимаетс  импульсна  последовательность с периодом следовани  импульсов , равным времени пам ти ре- циркул тора. Эта импульсна  последовательность подаетс  в делитель 9 частоты и в генератор 2 опорного сигнала . В генераторе 2 опорного сигнала данна  импульсна  последовательность задает период сегментации опорного сигнала.
Коэффициент делени  частоты, установленный в делителе 9, равен требуемому числу циклов когерентного накоплени  сигнала в рециркул торе первого блока 1 коррел ции. В результате с выхода делител  9 частоты сни0 маетс  импульсна  последовательность с периодом следовани  импульсов,равным длительности интервала обработки ПСС в блоке 1 коррел ции. Данна  им-, пулсна  последовательность подаетс 
5 в формирователи 3 и 5 импульсов,блок 10 формировани  кода и блок 15 управлени  контролем. С выхода формировател  3 импульсов снимаетс  импульс, передний фронт которого совпадает с
0 моментом поступлени  на вход формировател  3 импульса с выхода делител  9 частоты (длительность сформированного импульса равна времени пам ти рециркул тора). Этот импульс
0
5
блока 1 коррел ции, передний фронт импульса поступает в момент окончани  интервала обработки ПСС в первом блоке 1 коррел ции. Под действием по3П
ступившего импульса результат обработки прин того сигнала считываетс  из блока 1 коррел ции, а рециркул - тор в течение времени очищаетс , подготавлива  тем самым блок 1 коррел ции к обработке ПСС на следующем шаге поиска ПСС.
Выходной сигнал блока 1 коррел ции , пропорциональный отрезку (длительностью Тр) взаимокоррел ционной функции принимаемого и опорного ПСС, поступает в блок А стробировани . На управл ющий вход блока 4 стробировани  поступает сигнал с выхода формировател  5 импульсов. Формирователь 5 импульсов запускаетс  выходным сигналом делител  9 частоты. На первом выходе формировател  5, подключенной к управл ю1цему входу блока 4 стробировани , формируетс  импульс , длительность которого задает окно анализа выходного сигнала блока 1 коррел ции (длительность окна анализа определ етс  типом блока 1 коррел ции и режимом поиска ПСС). На втором выходе формировател  5 фор мируетс  короткий импульс,врем  по влени  которого совпадает с моментом окончани  импульса на первом выходе формировател  5. Этот импульс подаетс  на соответствующие входы блока 14 коммутации и блока 15 управ Ленин контролем. С пp rxoдoм данного импульса в блок 14 коммутации этот блок прекращает подачу тактовых импульсов в делитель 7 частоты: делите ли частоты 9 и 7 переход т в режим ожидани .
Выходной сигнал блока 1 коррел ции , попадающий в окно анализа, которое сформировано блоком 4 стробировани , подаетс  в пороговый блок 6. В этом блоке производитс  сравнение поступившего сигнала с пороговым уровнем Z, установленным в пороговом блоке 6. В момент превышени  входным сигналом порога Z на выходе порогового блока 6 по вл етс  сигнал, подаваемый в блок 10 формировани  кода. На второй вход блока 10 формировани  кода поступает вы ходной сигнал делител  9 частоты, а на третий вход подаетс  тактова  последовательность с второго выхода ге нератора 8 тактовых импульсов. С помощью сигналов, поступающих на второй и третий входы, блок формировани  кода преобразует врем  поступле80984
)и  сигнала с выхода порогового блока 6 в двоичный код: начало отсчета времени задает импульс с выхода делител  9 частоты. Сформированный код вре5 мени превыщени  порога подаетс  в оперативный запоминающий блок 10. Одновременно с этим с второго выхода блока 10 формировани  кода на второй вход оперативного запоминающего бло 10 ка 11 подаютс  короткие импульсы, фиксированной длительности, временное положение которых совпадает со временем поступлени  в блок 10 формировани  кода выходных сигналов по15 рогового блока 6. Эти же импульсы подаютс  в блок 15 управлени  контролем , который подсчитывает число поступивших импульсов.
Коды времени превышени  порога,
20 сформированные в блоке 10 формировани  кода, записываютс  в оперативном запоминающем блоке 11. Импульсна  последовательность, поступающа  из блока 10 формировани  кода на рой вход оперативного запоминающего блока 11, используетс  дл  управлени  процессом записи кодов времени превышени  порога в разные элементы пам ти оперативного запоминаюп1е30 го блока 14. После завершени  анализа выходного сигнала блока 1 коррел ции в пороговом блоке 6, когда поступление новых кодов в оперативный запоминающий блок 11 уже невозможно,
35 на третий вход оперативного запоминающего блока 11 подаетс  импульс с второго выхода формировател  5 импульсов , прошедший через блок 14 коммутации . По этому импульсу осуществ40 л етс  считывание из оперативного запоминающего блока 11 первого из хран щихс  в нем кодов времени превышени  порога. Считанный код поступает с выхода оперативного запоминающего
45 блока 11 в блок 13 вычислени . Одновременно с этим на втором выходе оперативного запоминающего блока 11 формируетс  короткий импульс. Этот импульс поступает на третий вход блока
50 15 управлени  контролем, который формирователем 5 импульсов переведен в режим подсчета импульсов, поступающих на третий вход блока 15 управлени  контролем.
55 Блок 13 вычислени , получив из оперативного запоминающего блока 11 код времени превышени  порога,определ ет , есть ли двузначность в оцен
ке временно рассогласовани  между принимаеьв 1м и опорным сигналами по данному времени превышени  порога,
и производит расчет временного рас
согласовани , соответствующего поступившему коду. В случае наличи  двузначности в оценке временного рассогласовани  между принимаемым и опорным пес по поступившему коду вре мени превышени  порога на выходе блока вычислени  13, подключенном к соответствующему входу блока 14 коммутации, формируетс  управл ющий импульс. Результат расчета временного рассогласовани , произведенного блоком 13 вычислени , выдаетс  в блок 17 дискретного сдвига: по одному каналу передаетс  информаци  о знаке рассогласовани , а по другому каналу в блок 17 дискретного сдвига вводитс  информаци  об абсолютной величине рассогласовани .Блок 17 дискретного сдвига измен ет временное положение опорного сигнала, формируемого генератором 19 опорного сигнала, в соответствии с величиной и знаком временного рассогласовани , рассчитанного вычислителем 13 (полагаетс , что перед началом процедуры синхронизации опорные сигналы , формируемые генераторами 2 и 19, синфазны, поэтому перед первой перестройкой генератора 19 опорного сигнала его не требуетс  подстраивать под первый генератор 2 опорного сигнала).
Опорный сигнал, сформированный генератором 19 опорного сигнала, подаетс  на опорный сигнальный вход блока 20 коррел ции. Спуст  некоторое врем  после перестройки опорного сигнала на первый управл ющий вход блока 20 коррел ции из блока ,14 коммутации поступает импульс, по которому производитс  начальна  установка блока 20 коррел ции и начинаетс  коррел ционна  обработка принимаемого пес. Кроме блока 20 коррел ции управл ющий импульс из блока 14 коммутаци . подаетс  также на вход формировател  16 импульсов. Через врем , равное заданной длительности интервалов обработки пес во втором блоке 20 коррел ции , на выходе формировател  16 импупьсов по витс  сигнал, поступающий на второй управл ющий вход блока 20 коррел ции и на управл ющий вход блока 21 стробировани . По этому сиг
5
0
5
0
налу прекращаетс  коррел ционна  обработка принимаемого ПСС в блоке 20 коррел ции, а выходной сигнал блока 20 коррел ции в момент окончани  обработки принимаемого ПСС проходит через блок 21 стробировани  и прикладываетс  к входу порогового блока 22, Если опорный сигнал, поданный в блок 20 коррел ции, синхронен с принимаемым ПСС, то выходной сигнал блока 20 коррел ции, приложенный к пороговому блоку 22, превышает пороговый уровень, установленный в пороговом блоке 22. В этом случае пороговый блок 22 формирует сигнал на своем выходе , подключенном к блоку 23 управлени  поиском. Этот сигнал поступает в блок 23 управлени  поиском, происходит индикаци  достижени  состо ни  синхронизации и процедура поиска ПСС на этом заканчиваетс : опорный сигнал, формируемый генератором 19 синхронен с принимаемьм ПСС.
Если опорный сигнал, формируемый генератором 19 и подаваемый на опорный вход блока 20 коррел ции, имеет временное рассогласование,превышающее дискриминационной характеристики блока 20 коррел ции, то выходной сигнал блока 20 коррел ции , поступающий в пороговый блок 22 не превышает установленный пороговый уровень и блок 22 формирует сиг- g нал на этом своем выходе, который подключен к блоку 14 коммутации.
Дальнейша  работа устройства зависит от того, поступил ли в блок 14 коммутации сигнал из блока 13 вычислени  о наличии двузначности или нет. Если такой сигнал поступил,то блок 14 коммутации формирует управл ющее воздействие, подаваемое в блок 13 вычислени , по которому из блока 13 вычислени  в блок 17 дискретного сдвига считываетс  второе значение временного рассогласовани , рассчитанное в блоке 13 вычислени  по поступившему туда ранее коду времени первого превышени  порога. В соответствии с поступившей оценкой временного рассогласовани  блок 17 дискретного сдвига оп ть произведет перестройку временного положени  опорного сигнала, генерируемого генератором 19, На этот раз перед началом работы блока 17 дискретного сдвига по сигналу с выхода порогового блока 22 блок 18 вентилей считывани 
0
5
0
5
выполнит подстройку опорного сигнала, формируемого генератором 19, под опорный сигнал, формируемый первым генератором 2 опорного сигнала.
После перестройки временного положени  опорного сигнала блок 14 коммутации выдает сигнал, по которому начинаетс  обработка принимаемого сигнала блоком 20 коррел ции, а затем спуст  врем , равное длительностиtO порога после контрол  второй оценинтервала обработки ПСС в блоке 20 коррел ции, формирователь 16 импульсов выдает сигнал, по которому прекращаетс  обработка ПСС в блоке 20 коррел ции. По этому же сигналу выходной сигнал блока 20 коррел ции проходит через блок 21 стробировани  и поступает в пороговый блок 22.
Если поступивший сигнал больше порогового уровн , то с выхода порого- 20 этому сигналу оперативный запоминаювого блока 22 в блок 23 управлени  поиском подаетс  сигнал, прекращающий процедуру поиска ПСС и индицирующий достижение состо ни  синхронизма . Если сигнал, поступивший в пороговый блок 22, меньше установленного в блоке порогового уровн , то пороговый блок 22 формирует сигнал, подаваемый в блок 14 коммутации и в блок 18 вентилей считывани , по которому осуществл етс  синхронизаци  опорного сигнала, формируемого генератором 19, по сигналу, формируемому первым генератором 2 опорного сигнала. Сигнал, поступивший с выхода порогового блока 22 в блок 14 коммутации , вызывает подачу из блока 14 коммутации в оперативный запоминающий блок 11 импульса, считывающего из блока 11 следующего кода времени превышение порога. Этот код выдаетс  в блок 13 вычислени . Одновременно с этим из оперативного запоминающего блока 11 выдаетс  импульс в блок 15 управлени  контро- лем, который подсчитывает сколько кодов времени превышени  порога считано из оперативного запоминающего блока 11. После этого повтор етс  описанна  процедура контрол  наличи  синхронизма при компенсации временного рассогласовани , соответствующего вновь поступившему в блок 13 вычислени  коду времени превьшени  порога.
В случае, если в блок 14 коммутации сигнал о наличии двузначности из блока 13 вычислени  не поступил.
то после проверки на наличие синхронизма одной оценки временного рассогласовани  устройство переводитс  в режим контрол  следующего кода времени превышени  порога. Перевод устройства в этот режим осуществл етс  аналогично описанному случаю наличи  двузначности в оценке временного рассогласовани  по времени превьшени 
ки временного рассогласовани .
Если блок 15 управлени  контрол  установил, что из оперативного запоминающего блока 11 считан последний из записанных в нем кодов времени превышени  порога, блок управлени  контролем 15 формирует сигнал, подаваемый в блок 14 коммутации и в оперативный запоминающий блок 11. По
щий блок 11 устанавливаетс  в исходное положение, а блок 14 коммутации переводитс  в такое положение, при котором сигнал с выхода порогового
блока 22, подаваемый в блок 14 после завершени  обработки ПСС в блоке 20 коррел ции и свидетельствующий о том, что состо ние синхронизма не обнаружено и при проверке последнего кода
времени превышени  порога, пройдет через блок 14 коммутации в блок 23 управлени  поиском. После этого блок 23 управлени  поиском сформирует сигнал на переход к следующему
шагу поиска и выдаст этот сигнал в блок 14 коммутации.
По этому сигналу блок 14 коммутации возобновит п-одачу тактовой последовательности , формируемой генератором 8 тактовых импульсов, через блок 14 коммутации в делитель 7 частоты . Одновременно с этим блок 23 управлени  поиском вьщает управл ющее воздействие в блок 12 дискретного сдвига, который измен ет временное положение опорного сигнала, формируемого первым генератором 2 опорного сигнала в соответствии с программой поиска ПСС при вхождении
в синхронизм. После этого начинаетс  новый цикл обработки ПСС в первом блоке 1 коррел ции и повтор ютс  операции записи и контрол  кодов времени превышени  порога выходным сигналом первого блока 1 коррел ции. Процедура поиска продолжаетс  до тех пор, пока контроль одного из кодов времени превышени  порога не пока91338098
жет, что компенсаци  временного рассогласовани , соответствующего данному коду, обеспечивает синхронизм между опорным и принимаемым.
Фор м у ла изобретени 
Устройство дл  синхронизации псевдослучайных сигналов (пес), содержащее последовательно соединенные блок fO управлени  поиском, первый блок дис- - кретного сдвига, первый генератор опорного сигнала, первый блок коррел ции , к второму входу которого подключен выход первого формировател  15 импульсов, и первый блок стробирова- ни , к второму входу которого подключен первый выход второго формировател  импульсов, последовательно соединенные второй блок дискретного 20 сдвига, второй генератор опорного сигнала, второй блок коррел ции, к второму входу которого подключен третий вход первого блока коррел ции.
сигнала, а также блок вычислени , блок управлени  контролем, блок коммутации и второй делитель частоты, выход которого подключен к входам первого и второго формирователей импульсов , второму входу блока формировани  кода и первому входу блока управлени  контролем, к второму,третьему и четвертому входам которого подключены соответственно первый выход ОЗБ, второй выход блока формировани  кода, второй выход второго формировател  импульсов и первый вход блока коммутации, второй, третий , четвертый,п тый и шестой входы которого соединены соответственно с первым выходом блока вычислени , первым выходом генератора тактовых импульсов , выходом блока управлени  контролем и третьим входом ОЗБ, вторым выходом блока управлени  поиском и первым выходом второго порогового блока, второй выход которого подключен к первому входу блока управлени 
 вл ющийс  входом устройства дл  син-25 поиска, к второму входу которого подхронизации пес, и второй блок строби ровани , третий формирователь импульсов , выход которого подключен к третьему и второму входам второго блока коррел ции и второго блока стробировани , а также генератор тактовых импульсов, первый пороговый блок и первый делитель частоты, о т- личающее с  тем, что, с целью сокращени  времени синхронизации введены последовательно соединеные блок формировани  кода, к первому входу которого подключен выход первого блока стробировани  через первый пороговый блок, и оперативный запоминающий блок (ОЗБ), последовательно соединенные второй пороговый блок, к входу которого подключен выход второго блока стробировани  и блок вентилей считывани , к второму входу которого подключен второй выход первого генератора опорного сигнала , а выход подключен к второму входу второго генератора опорного
Редактор Т.Лазоренко
Составитель И.Грацианска  Техред В.Кадар
Заказ 4147/57
Тираж 638Подписное
ВНИИПИ Государственного комитета СССР
по делам изобретений и открытий 113035, Москва, Ж-35, Раушска  наб., д.4/5
Производственно-полиграфическое предпри тие, г.Ужгород, ул.Проектна ,4
О
сигнала, а также блок вычислени , блок управлени  контролем, блок коммутации и второй делитель частоты, выход которого подключен к входам первого и второго формирователей импульсов , второму входу блока формировани  кода и первому входу блока управлени  контролем, к второму,третьему и четвертому входам которого подключены соответственно первый выход ОЗБ, второй выход блока формировани  кода, второй выход второго формировател  импульсов и первый вход блока коммутации, второй, третий , четвертый,п тый и шестой входы которого соединены соответственно с первым выходом блока вычислени , первым выходом генератора тактовых импульсов , выходом блока управлени  контролем и третьим входом ОЗБ, вторым выходом блока управлени  поиском и первым выходом второго порогового блока, второй выход которого подключен к первому входу блока управлени 
ключен первый выход блока коммутации , второй, третий, четвертый и п тый зьгходы которого соединены соответственно с четвертым входом ОЗБ, второй выход которого подключен к первому входу блока вычислени , к вторым входам блока вычислени , с входом первого делител  частоты и с объединенными четвертым входом второго блока коррел ции и входом третьего формировател  импульсов, а также выход первого делител  частоты соединен с входом второго делител  частоты и вторым входом первого генератора опорного сигнала, второй выход генератора тактовых импульсов подключен к третьему входу формировател  кода, второй и третий выходы блока вычислени  соединены соответственно с первым и вторым входами второго блока дискретного сдвига, третий вход которого подключен к второму входу первого блока дискретного сдвига и третьему входу блока коммутации.
Корректор В.Бут га

Claims (1)

  1. Фор му ла изобретения
    Устройство для синхронизации псевдослучайных сигналов (ПСС), содержащее последовательно соединенные блок Ю управления поиском, первый блок дис- кретного сдвига, первый генератор опорного сигнала, первый блок корреляции, к второму входу которого подключен выход первого формирователя 15 импульсов, и первый блок стробирования, к второму входу которого подключен первый выход второго формирователя импульсов, последовательно соединенные второй блок дискретного 20 сдвига, второй генератор опорного сигнала, второй блок корреляции, к второму входу которого подключен третий вход первого блока корреляции, являющийся входом устройства для син-25 хронизации ПСС, и второй блок стробирования, третий формирователь импульсов, выход которого подключен к третьему и второму входам второго блока корреляции и второго блока 30 стробирования, а также генератор тактовых импульсов, первый пороговый блок и первый делитель частоты, о тличающее ся тем, что, с целью сокращения времени синхронизации,35 введены последовательно соединеные блок формирования кода, к первому входу которого подключен выход первого блока стробирования через первый пороговый блок, и оперативный запоминающий блок (ОЗБ), последовательно соединенные второй пороговый блок, к входу которого подключен выход второго блока стробирования и блок вентилей считывания, к второму входу которого подключен второй выход первого генератора опорного сигнала, а выход подключен к второму входу второго генератора опорного
    10 сигнала, а также блок вычисления, блок управления контролем, блок коммутации и второй делитель частоты, выход которого подключен к входам первого и второго формирователей импульсов, второму входу блока формирования кода и первому входу блока управления контролем, к второму,третьему и четвертому входам которого подключены соответственно первый выход ОЗБ, второй выход блока формирования кода, второй выход второго формирователя импульсов и первый вход блока коммутации, второй, третий, четвертый,пятый и шестой входы которого соединены соответственно с первым выходом блока вычисления, первым выходом генератора тактовых импульсов, выходом блока управления |контролем и третьим входом ОЗБ, вторым выходом блока управления поиском и первым выходом второго порогового блока, второй выход которого подключен к первому входу блока управления поиска, к второму входу которого подключен первый выход блока коммутации, второй, третий, четвертый и пятый выходы которого соединены соответственно с четвертым входом ОЗБ, второй выход которого подключен к первому входу блока вычисления, к вторым входам блока вычисления, с входом первого делителя частоты и с объединенными четвертым входом второго блока корреляции и входом третьего формирователя импульсов, а также выход первого делителя частоты соединен с входом второго делителя частоты и вторым входом первого генератора 40 опорного сигнала, второй выход генератора тактовых импульсов подключен к третьему входу формирователя кода, второй и третий выходы блока вычисления соединены соответственно с пер45 вым и вторым входами второго блока дискретного сдвига, третий вход которого подключен к второму входу первого блока дискретного сдвига и третьему входу блока коммутации.
SU853963366A 1985-10-05 1985-10-05 Устройство дл синхронизации псевдослучайных сигналов SU1338098A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU853963366A SU1338098A1 (ru) 1985-10-05 1985-10-05 Устройство дл синхронизации псевдослучайных сигналов

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU853963366A SU1338098A1 (ru) 1985-10-05 1985-10-05 Устройство дл синхронизации псевдослучайных сигналов

Publications (1)

Publication Number Publication Date
SU1338098A1 true SU1338098A1 (ru) 1987-09-15

Family

ID=21200744

Family Applications (1)

Application Number Title Priority Date Filing Date
SU853963366A SU1338098A1 (ru) 1985-10-05 1985-10-05 Устройство дл синхронизации псевдослучайных сигналов

Country Status (1)

Country Link
SU (1) SU1338098A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 1042200, кл. Н 04 L 7/08, 1981. *

Similar Documents

Publication Publication Date Title
GB1275446A (en) Data transmission apparatus
US4100531A (en) Bit error rate measurement above and below bit rate tracking threshold
US3453551A (en) Pulse sequence detector employing a shift register controlling a reversible counter
US3789408A (en) Synchronous system
US3839599A (en) Line variation compensation system for synchronized pcm digital switching
US4361896A (en) Binary detecting and threshold circuit
SU1338098A1 (ru) Устройство дл синхронизации псевдослучайных сигналов
US3909528A (en) Device for finding a fixed synchronization bit in a frame of unknown length
US7010067B2 (en) Methods and apparatus for feature recognition time shift correlation
CA1164059A (en) Binary detecting and threshold circuit
RU2033640C1 (ru) Устройство для передачи и приема сигналов точного времени
SU1431074A1 (ru) Устройство дл передачи и приема информации
SU758547A2 (ru) Устройство синхронизации с дискретным управлением
SU454702A1 (ru) Устройство дл асинхронного сопр жени в синхронном канале св зи
US3622886A (en) Synchronization system
SU746895A1 (ru) Устройство дл синхронизации контрольного и эталонного цифровых сигналов
SU1465914A1 (ru) Динамическое запоминающее устройство
SU1088146A1 (ru) Цифровое устройство слежени за задержкой псевдослучайной последовательности
RU1807575C (ru) Имитатор системы св зи с шумоподобными сигналами
SU1688382A1 (ru) Частотно-фазовый компаратор
JP2751673B2 (ja) デジタル通信システム用ビット誤り率測定装置
SU1654851A1 (ru) Устройство дл селекции синхронизирующих импульсов строк изображений объектов
SU1674394A1 (ru) Устройство дл измерени коэффициента ошибок в цифровых трактах передачи информации
SU1083391A1 (ru) Приемник синхронизирующей рекуррентной последовательности
RU2020764C1 (ru) Устройство для приема цифровых сигналов