SU1688382A1 - Частотно-фазовый компаратор - Google Patents
Частотно-фазовый компаратор Download PDFInfo
- Publication number
- SU1688382A1 SU1688382A1 SU894748303A SU4748303A SU1688382A1 SU 1688382 A1 SU1688382 A1 SU 1688382A1 SU 894748303 A SU894748303 A SU 894748303A SU 4748303 A SU4748303 A SU 4748303A SU 1688382 A1 SU1688382 A1 SU 1688382A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- trigger
- output
- frequency
- inputs
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
Изобретение относитс к технике измерени частот и фаз импульсных сигналов и может быть использовано в системах синхронизации двоичной информации, воспроизводимой с носител магнитной записи. Цель изобретени - повышение точности фазового сравнени за счет уменьшени зоны нечувствительности. Частотно-фазовый компаратор содержит первый и второй триггеры 1 и 2, элемент3 совпадени , выполненный с использованием элемента И-НЕ, первый выход 4 частотно-фазового компаратора , одновибратор 5, первый вход 6 устройства , третий триггер 7, элемент ИЛИ 8, инвертор 9, элемент И 10, второй выход 11 устройства, второй вход 12 устройства, шина 13 управл ющего сигнала. Цель достигаетс за счет того, что при нулевой разности фаз, входных сигналов осуществл етс формирование выходных импульсов равной длительности. 4 ил.
Description
Ё
О 00 00
со
00
ю
Изобретение относитс к технике измерени частот и фаз импульсных сигналов и может быть использовано в системах синхронизации двоичной информации, воспроизводимой с носител магнитной записи.
Цель изобретени - повышение точности фазового сравнени за счет уменьшени зоны нечувствительности.
На фиг.1 приведена структурна электрическа схема частотно-фазового компаратора; на фиг.2,3 - временные диаграммы, по сн ющие работу устройства в режиме частотно-фазового сравнени ; на фиг.4 - временные диаграммы по сн ющие работу устройства в режиме фазового сравнени .
Частотно-фазовый компаратор содержит первый и второй триггеры 1 и 2, элемент 3 совпадени , выполненный на элементе И- НЕ, первый выход 4 частотно-фазового компаратора, одновибратор 5, первый вход 6 устройства, третий триггер 7, элемент ИЛИ 8, инвертор 9, элемент И 10, второй выход 11 устройства, второй вход 12 устройства , шина 13 управл ющего сигнала.
Частотно-фазовый компаратор работает следующим образом.
В зависимости от уровн управл ющего сигнала на шине 13 фиг,2, 3 А частотно-фазовый компаратор производит сравнение входных сигналов поступающих на первый вход б и второй вход, 12, либо по частоте и фазе, либо только по фазе фиг. 2. 3 5, В. Результат сравнени представл етс шириной импульсов, образующихс на первом и втором выходах 4 и 11 фиг,2, 3 Ж, Е.
В режиме частотно-фазового сравнени уровень управл ющего сигнала на шине 13 соответствует Г. Этот уровень удерживает во взведенном состо нии третий триггер 7, фиг.2,3 Д в сброшенном состо нии одно- вибратор 5 фиг.2, 3 Г и не мешает работе второго триггера 2. Уровень Г с выхода третьего триггера 7 не мешает прохождению сигналов сброса с выхода элемента совпадени 3 фиг.2,3 И через элемент И 10, а О с выхода одновибратора 3 не мешает прохождению сигналов с выхода второго триггера 2 через элемент ИЛИ 8 на второй выход устройства фиг.2, 3 Ж.
Ситуаци , когда частоты сравниваемых сигналов не равны, показана на фиг.2. Пусть частота входных сигналов Б на первом входе 6 ниже частоты опорных сигналов на втором входе 12. Из-за неравенства сравниваемых частот второй триггер 2 всегда взводитс раньше первого триггера 1 и на его выходе образуетс последовательность импульсов разной ширины, котора через элемент ИЛИ 8 проходит на второй
выход устройства 11, Начало этих импульсов , отмеченных на диаграмме фиг.2 Ж косой штриховкой, совпадает с моментом поступлени сигнала большей частоты фиг.2
В, а конец с моментом поступлени импульсов фиг,2 Б меньшей частоты. Сброс первого и второго триггеров 1 и 2 происходит после того, как они оба окажутс взведенными . При этом элемент совпадени 3 фиксирует совпадение единичных логических уровней на выходах первого и второго триггеров 1 и 2 и вырабатывает импульс фиг.2 И сброса, который, проход через элемент И 10, сбрасывает первый и второй триггеры 1
и 2. Таким образом в рассмотренной ситуации на втором выходе 11 вырабатываютс импульсы фиг.2 Ж длительностью, равной текущей задержке At (фиг.2) сигнала Б относительно сигнала В. На первом выходе 4
вырабатываютс импульсы, длительность которых равна сумме задержек элемента совпадени 3, элемента 10 и первого триггера 1. В случае , когда частота сигналов фиг.2 Б выше частоты сигналов фиг.2 В,
последовательность импульсов будет образовыватьс уж на первом выходе 4.
Если частоты сравниваемых сигналов равны, устройство осуществл ет сравнивание их фаз На фиг.З показаны три характерных случа : входной сигнал фиг.З Б опережает опорный сигнал фиг.З В ( Д 0); сигнал фиг.З Б отстает от сигналов фиг.З В ( 0); сравниваемые сигналы приход т одновременно ( Д 0 ). В
первом случае импульсы с длительностью Д t образуютс на первом выходе 4, во-втором на втором выходе 11. В случае синфазности сравниваемых сигналов на первом и втором выходах 4 и 11 получаютс импульсы,
длительности которых равны сумме задержки элемента совпадени 3, элемента И 10 и первого и второго триггеров 1 и 2 (они далее компенсируютс ).
В режиме только фазового сравнени
уровень управл ющего сигнала фиг.4 А на шине 13 нулевой. Этотуровень обеспечивает нулевое состо ние второго триггера 2 и разрешает работу третьего триггера 7 и одновибратора 5. При этом О с выхода второго триггера 2 не преп тствует прохождению сигналов через элемент ИЛИ 8 с выхода одновибратора 5 на второй выход 11 устройства и устанавливает на выходе элемента 3(фиг.4 и) уровень 1, который не
мешает прохождению импульсов сброса с третьего триггера 7 на R-вход первого триггера 1.
В этом режиме устройство работает следующим образом.
На первый вход 6 устройства поступают импульсы фиг.4 Б информационного кода, расположенные на случайном рассто нии друг от друга, а на второй вход 12 опорный сигнал фиг.4 В. Каждый импульс фиг.4 Б взводит первый триггер 1 и запускает одно- вибратор 5, длительность импульса фиг.4 Г которого равна половине периода опорного сигнала. 1 с выхода первого триггера 1 разрешает сброс третьего триггера (фиг,4 д) который происходит в момент прихода среза импульса опорного сигнала. Это в свою очередь приводит к сбросу триггера 1, который приводит в исходное состо ние третий триггер 7. Сигнал ошибки в предлагаемом устройстве, представл етс в виде разности длительности двух импульсов фиг.4 Е и Ж, ширина первого из которых равна задержке между фронтом входного импульса и срезом импульса опорного сигнала.
По сравнению с прототипом в предлагаемом частотно-фазовом компараторе исключена зона нечувствительности, вызванна неопределенностью при одновременном срабатывании триггеров. Это преимущественно при сохранении достоинств прототипа позвол ет использовать устройство в качестве датчика рассогласовани системы фазовой синхронизации информации , воспроизводимой с магнитного носител .
А б В
Г Л
IALJI
JftY77L Y77/ J777Z fy-Jbb-S77 if77
и U U U LJ U U U
фиг. Z
Claims (1)
- Формула изобретениЧастотно-фазовый компаратор, содержащий первый и второй триггеры, R-входы которых объединены, а выходы подключены к входам элемента совпадени , одновибра- тор. вход запуска которого вл етс первым входом компаратора, и третий триггер, о т- личающийс тем, что, с целью повышени точности фазового сравнени за счет уменьшени зоны нечувствительности, в него введены элемент ИЛИ, инвертор и элемент И, причем первый и второй входы элемента ИЛИ соединены с выходами второго триггера и одновибратора соответственно, С - вход второго триггера вл етс вторым входом компаратора и через инвертор соединен с С-входом третьего триггера, выходы третьего триггера и элемента совпадени соединены с входами элемента И, выход которого соединен с R-входом первого триггера, причем D-входы второго и третьего D-триггеров и вход сброса одно- вибратора соединены с шиной управл ющего сигнала D- и С-входы первого триггера соответственно соединены с шиной логической единицы и первым входом устройства, а S-вход третьего триггера соединен с первым выходом устройства и выходом первого триггера, выход элемента ИЛИ вл етс вторым выходом компаратора.ЛЛПЛ.А 6ВГЛЕ ЖИпапА б В ГД Ј Ж ИJV-0п п п п п пФиг.Зппп.пи-и-ииФиг.4
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU894748303A SU1688382A1 (ru) | 1989-10-11 | 1989-10-11 | Частотно-фазовый компаратор |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU894748303A SU1688382A1 (ru) | 1989-10-11 | 1989-10-11 | Частотно-фазовый компаратор |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1688382A1 true SU1688382A1 (ru) | 1991-10-30 |
Family
ID=21474129
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU894748303A SU1688382A1 (ru) | 1989-10-11 | 1989-10-11 | Частотно-фазовый компаратор |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1688382A1 (ru) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2469461C1 (ru) * | 2011-08-17 | 2012-12-10 | Государственное Образовательное Учреждение Высшего Профессионального Образования "Омский Государственный Технический Университет" | Частотно-фазовый компаратор |
-
1989
- 1989-10-11 SU SU894748303A patent/SU1688382A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 983978. кл. Н 03 D 13/00, 1981. * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2469461C1 (ru) * | 2011-08-17 | 2012-12-10 | Государственное Образовательное Учреждение Высшего Профессионального Образования "Омский Государственный Технический Университет" | Частотно-фазовый компаратор |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5745442A (en) | Digital time interval measurement engine for a time of flight system | |
SU1688382A1 (ru) | Частотно-фазовый компаратор | |
GB1049847A (en) | Distance measuring system | |
US3721905A (en) | Pulse train sorter | |
US4169995A (en) | Pulse repetition frequency tracker | |
US2835801A (en) | Asynchronous-to-synchronous conversion device | |
EP0035564B1 (en) | Binary coincidence detector | |
SU1417173A2 (ru) | Фазоимпульсный дискриминатор | |
SU851757A1 (ru) | Синхронизатор импульсов | |
SU1140250A1 (ru) | Синхрогенератор синхронной сети | |
SU802791A1 (ru) | Способ запуска и восстановлени РАбОТы ульТРАзВуКОВОгО чАСТОТНО- иМпульСНОгО РАСХОдОМЕРА иуСТРОйСТВО дл ЕгО ОСущЕСТВлЕНи | |
SU983978A1 (ru) | Частотно-фазовый компаратор | |
SU1129723A1 (ru) | Устройство дл формировани импульсных последовательностей | |
SU1262404A1 (ru) | Устройство допускового контрол импульсных сигналов | |
SU1566317A1 (ru) | Устройство дл фазовой коррекции последовательности временных сигналов | |
SU851780A1 (ru) | Устройство управлени фазоимпульснымСчЕТчиКОМ | |
SU1457160A1 (ru) | Управл емый делитель частоты | |
SU1462291A1 (ru) | Устройство дл определени экстремальных значений последовательности чисел | |
SU1026283A1 (ru) | Фазовый дискриминатор | |
SU1547049A1 (ru) | Устройство синхронизации импульсов | |
SU951681A1 (ru) | Устройство задержки импульсов | |
SU1262501A1 (ru) | Сигнатурный анализатор | |
SU1734226A1 (ru) | Устройство синхронизации М-последовательности | |
SU1241507A1 (ru) | Фазоимпульсный дискриминатор | |
SU1095419A1 (ru) | Устройство дл подавлени помех |