SU951681A1 - Устройство задержки импульсов - Google Patents

Устройство задержки импульсов Download PDF

Info

Publication number
SU951681A1
SU951681A1 SU813236226A SU3236226A SU951681A1 SU 951681 A1 SU951681 A1 SU 951681A1 SU 813236226 A SU813236226 A SU 813236226A SU 3236226 A SU3236226 A SU 3236226A SU 951681 A1 SU951681 A1 SU 951681A1
Authority
SU
USSR - Soviet Union
Prior art keywords
trigger
input
output
comparator
pulses
Prior art date
Application number
SU813236226A
Other languages
English (en)
Inventor
Анатолий Александрович Кудин
Валерий Николаевич Чудомех
Владимир Иванович Гордон
Original Assignee
Специальное Конструкторское Бюро Телевизионной Аппаратуры Производственного Объединения "Фотон"
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Специальное Конструкторское Бюро Телевизионной Аппаратуры Производственного Объединения "Фотон" filed Critical Специальное Конструкторское Бюро Телевизионной Аппаратуры Производственного Объединения "Фотон"
Priority to SU813236226A priority Critical patent/SU951681A1/ru
Application granted granted Critical
Publication of SU951681A1 publication Critical patent/SU951681A1/ru

Links

Landscapes

  • Pulse Circuits (AREA)

Description

1
Изобретение относитс  к импульсной технике и может быть использовано в схемах автоматического контрол , телевидении, измерительной технике. Известно устройство задержки импульсов , содержащее источник сигнала, задающий генератор, счетчик импульсов снабженный шиной Сброс и дешифратором , элемент задержки, блокировочный триггер,генератор измен ющегос  ю напр жени , компаратор, подключенноек одному из его входов запоминающее устройство, одновибратор, включенный между источником сигнала и шиной Сброс счетчика, первый аналоговый is ключ, включенный между выходом генератора измен ющегос  напр жени  и входом запоминающего устройства,второй аналоговый ключ, включенный между выходом генератора измен ющегос  напр жени  и вторым входом компаратора , первый элемент ИЛИ, к выходу iкоторого подсоединен единичный вход блокировочного триггера, нулевой
вход которого соединен с выходом второго элемента ИЛИ, примем входы первого элемента ИЛИ соединены соответственно с нулевым выходом первого разр да счетчика, выходом дешифратора и единичным входом введенного дополнительного триггера, один из входов второго элемента. ИЛИ через элемент задержки соединен с источни ком входного сигнала, а. второй его вход - с входом Стирание запомина ющего устройства, нулевым входом дополнительного триггера и выходом компаратора, а управл ющие входы перBQfo и второго аналоговых ключей соединены соответственно с нулевыми выходами блокировочного и дополнительного триггеров L1 .
Данное устройство обладает большой погрешностью, малой помехоустойчивостью .

Claims (2)

  1. Известно устройство задержки, содержащее генератор импульсов, подключенный через элемент совпадени  39 к входу счетчика, врем задающий кон денсатор, включенный через генератор тока между полюсами источника питани  и соединенный с входом компаратора , два триггера, разр дный и ключевой Элементы, при этом разр дный элемент включен между выходом триггера запуска и входом компара тора, выход которого соединен с одн входом триггера запуска, другой вхо которого подключен к входу устройства , триггер, управлени  зар дом включен между выходом счетчика и управл ющим входом ключевого элемен та, второй вход триггера управлени  зар дом через элемент совпадени  подключен к выходу триггера запуска 2 . Недостатки данного устройства за ключаютс  в наличии большой погрешноети задержки импульсов при малых углах рассогласовани  фронтов в одных и тактовых импульсов (генератора , вызванной разр дом конденсато ра во врем  работы счётчика, а также наличии ложного импульса на входе компаратора при углах рассогласовани  равных 360 . Цель изобретени  - повышение точ ности. Поставленна  цель достигаетс  те что в устройство задержки импульсов содержащее генератор импульсов, эле мент совпадени , подклоченный выходом к входу счетчика, врем задающий конденсатор, соединенный одной обкладкой с одной шиной источника пит ни , другой обкладкой через соединенные последовательно кгвочевой эле мент и генератор тока - с другой ши ной источника питани  и подключенны К входу компаратора, выход которого соединен с одним входом триггера запуска, подключенного к входу устройства , разр дный элемент,включенный между выходом триггера запуска врем задающим конденсатором, триггер управлени  зар дом, включенный между выходом счетчика и управл ющи входом ключевого элемента, второй вход триггера управлени  зар дом соединен с выходом элемента И, введены формирователь импульсов отсчет , и триггер блокировки компаратора, причем второй выход триггера запуска и выход генератора импульсов сое динены с соответствующими входами формировател  импульсов отсчета, выход формировател  импульсов от счетасоединен с одним входом элемента совпадени , другой вход которого соединен с выходом триггера запуска и входом триггера блокировки компаратора , выход счетчика соединен с вторым входом триггера блокировки компаратора, выход которого соединен с вторым входом компаратора. На фиг.1 представлена функциональна  схема устройства задержки импульсов; на фиг.2 - временные диаграммы, по сн ющие работу устройства . Устройство состоит из триггера запуска 1, ключевого разр дного элемента 2, врем задающего конденсатора 3, генератора тока k, ключевого элемента 5 компаратора 6, генератора 7 тактовых импульсов, формировател  8 импульсов отсчета, элемента совпадени  9, счетчика 10, триггера 11 управлени  зар дом конденсатора, триггера 12 блокировки компаратора. Устройство работает следующим образом . Поступающие на вход устройства периодически следующие пр моугольные импульсы опрокидывают триггер запуска 1 устройства, который закрывает р|Эзр дный элемент 2, и начинаетс  зар д врем задающего конденсатора 3 через генератор тока t, открытый ключевой элемент 5( фиг.2. Одновременно с началом зар да конденсатора 3 триггер 1 включает формирователь 8 импульсов отсчета, в котором производитс  сравнение фазы входных импульсов с фазой импульсов генератора в зависимости от угла рассогласовани  на выходе его импульсов генератора импульсов 7 формируютс  импульсы отсчета, фаза которых при углах рассогласовани  более 180 совпадает с фазой импульсов генератора 7, а при углах рассогласовани  менее 180 сдвинута на 180 относительно фазы импульсов генератора 7. С выхода формировател  8 импульсы отсчета поступают на элемент совпадени  9- Так как на входе элемента 9 после опрокидывани  триггера 1 присутствует разрешающее напр жение, импульсы формировател  8 проход т на вход счетчика 10 и опрокидывают триггер 11. После опрокидывани  триггера 1 1 ( U-f-f фиг. 2 закрываетс  ключевой элемент 5. зар д конденсатора 5 прекращаетс , начинаетс  пересчет импульсов формировател  В счетчиком 5 10. Компаратор 6 с момента опрокиды вани  триггера 1 до момента переполнени  счетчика 10 блокируетс  триггером 12. После того, как на выходе счетчика 10 по витс  импульс переполнени , триггеры 11 и 12 опрокидываютс  в исходное состо ние,вклю ча  цепь зар да конденсатора 3 через элемент 5, и снимаетс  блокировка компаратора 6(.2). Напр жение на конденсаторе 3 возрастает и в момент времени, при котором От, достигает значени , равного UQP, ком паратор 6 вырабатывает импульс, воз вращающий триггер 1 в исходное соето ние . На выходе компаратора 6 при этом будет импульс, задержанный относительно входного импульса на врем , равное времени зар да конденсатора 3 и времени пересчета импульсов формировател  8 счетчиком 10. Во врем  прихода следующего импульса на вход устройства все процессы повтор ютс , но в св зи с тем, :что фаза импульсов генератора 7 близ |ка к фазе входных импульсов, на вы1ходе -формировател  8 будут импульсы, сдвинуть)е на ТЬО относительно импульсов генератора 7(.и9фиг.2). При больших углах рассогласовани  (близких к ЗбО°)фаз входных импульсов и импульсов генератора. 7 iнапр жениена конденсаторе3 может во растидо значени ,равногоUo(,,n приэто вызвать срабатывание компаратора 6 до начала работы счетчика 10, но вследствие блокировки компаратора 6 триггером 12 возможность по влени ложных срабатываний компаратора 6 8 этих случа х исключена. Предлагаемое устройство существен но улучшает эксплуатационные возможности устройств задержки импульсов, практически не имеет ошибок формироэани  задержки входных импульсов. 1 Формула изобретени  Устройство задержки импульсов, содержащее генератор импульсов, элемент совпадени , подключенный выходом к входу счетчика, врем задающий конденсатор , соединенный одной обкладкой с одной шиной источника питани , другой обкладкой через соединенные последовательно ключевой элемент и генератор тока - с другой шиной источника питани  и подключенный ко. входу компаратора, выход которого соединен с одним рходом триггера запуска, подключенного к входу устройства , разр дный элемент, включенный между выходом триггера запуска и врем задающим конденсатором,триггер управлени  зар дом, включены между выходом счетчика и управл юшим входом ключевого элемента, второй вход триггера управлени  зар дом соединен .с выходом элемента И, отличающеес  тем, что, с целью повышени  точности, в него введены формирователь импульсов отсчета и триггер блокировки компаратора , причем второй выход триггера запуска и выход генератора импульсов соединены с соответствующими входами формировател  импульсов отсчета, выход формировател  импульсов отсчета соединен с одним входом элемента совпадени , другой вход которого соединен с выходом триггера запуска и ;. входом триггера блокировки компаратора , вь1ход счетчика соединен с вторым входом триггера блокировки ко.мпаратора .выход которого соединен с вторым .входом компаратора. Источники информации, прин тые во внимание, при экспертизе 1.Авторское свидетельство СССР № 680162, кл, Н 03 К 5/13, 23.05.77.
  2. 2.Авторское свидетельство СССР № 560331. кл. Н 03 К 5/153, 28.02.75.
SU813236226A 1981-01-12 1981-01-12 Устройство задержки импульсов SU951681A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU813236226A SU951681A1 (ru) 1981-01-12 1981-01-12 Устройство задержки импульсов

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU813236226A SU951681A1 (ru) 1981-01-12 1981-01-12 Устройство задержки импульсов

Publications (1)

Publication Number Publication Date
SU951681A1 true SU951681A1 (ru) 1982-08-15

Family

ID=20938790

Family Applications (1)

Application Number Title Priority Date Filing Date
SU813236226A SU951681A1 (ru) 1981-01-12 1981-01-12 Устройство задержки импульсов

Country Status (1)

Country Link
SU (1) SU951681A1 (ru)

Similar Documents

Publication Publication Date Title
US4242639A (en) Digital phase lock circuit
GB1456453A (en) Phase locked oscillators
JPS6479687A (en) Time counting circuit
SU951681A1 (ru) Устройство задержки импульсов
SU1566317A1 (ru) Устройство дл фазовой коррекции последовательности временных сигналов
US3739351A (en) Phase control circuits
SU1046922A1 (ru) Генератор опорной частоты
SU1495774A1 (ru) Устройство дл формировани временных интервалов
SU1688382A1 (ru) Частотно-фазовый компаратор
SU970669A1 (ru) Селектор импульсов по длительности
SU842792A1 (ru) Устройство дл сравнени чисел
SU474306A1 (ru) Датчик отклонени магнитного пол произвольной формы
SU1485387A1 (ru) Устройство для измерения экстремумов временных интервалов
SU917172A1 (ru) Цифровой измеритель временных интервалов
SU976483A1 (ru) Селектор импульсов по периоду следовани
SU1417173A2 (ru) Фазоимпульсный дискриминатор
SU892414A2 (ru) Устройство дл формировани временных интервалов
SU1233093A1 (ru) Устройство дл измерени периода
SU660290A1 (ru) Устройство дл синхронихации импульсных последовательснотей
SU1026283A1 (ru) Фазовый дискриминатор
SU930641A1 (ru) Селектор импульсов по длительности
SU720680A1 (ru) Фазовый дискриминатор
SU938196A1 (ru) Фазосдвигающее устройство
SU1377908A2 (ru) Устройство дл измерени максимального и минимального периодов следовани сигналов
SU1177895A1 (ru) Устройство дл вычитани и выделени импульсов