SU1462291A1 - Устройство дл определени экстремальных значений последовательности чисел - Google Patents

Устройство дл определени экстремальных значений последовательности чисел Download PDF

Info

Publication number
SU1462291A1
SU1462291A1 SU874269169A SU4269169A SU1462291A1 SU 1462291 A1 SU1462291 A1 SU 1462291A1 SU 874269169 A SU874269169 A SU 874269169A SU 4269169 A SU4269169 A SU 4269169A SU 1462291 A1 SU1462291 A1 SU 1462291A1
Authority
SU
USSR - Soviet Union
Prior art keywords
inputs
register
outputs
elements
comparison circuit
Prior art date
Application number
SU874269169A
Other languages
English (en)
Inventor
Александр Владимирович Василькевич
Александр Георгиевич Дмитриев
Юрий Антонович Кипецкий
Михаил Николаевич Яцимирский
Original Assignee
Предприятие П/Я В-8751
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я В-8751 filed Critical Предприятие П/Я В-8751
Priority to SU874269169A priority Critical patent/SU1462291A1/ru
Application granted granted Critical
Publication of SU1462291A1 publication Critical patent/SU1462291A1/ru

Links

Landscapes

  • Manipulation Of Pulses (AREA)

Abstract

Изобретение относитс  к автоматике и вычислительной технике и предназначено дл  определени  максимального и минимального чисел в последовательности чисел. Цель изобретени  - повышение быстродействи . Устройство содержит регистр 1 - 7 коммутаторы 8 , 9, схемы сравнени  10 - 12, триггеры 13, 14, элементы НЕ 15, 16, элементы И 17, 18, элементы задержки 19 - 21. Введение новых элементов и св зей дл  попарного сравнени  чи- . сел во входной последовательности и обеспечение конвейерного режима работы позвол ет повысить быстродействие устройства. 2 ил.

Description

22
23
21
4 Од 1С Ю
СО
2
25
фуг.7
Изобретение относитс  к автоматике и вычислительной технике и предназначено дл  определени  максимального и минимального чисел в последовательности чисел.,
Цель изобретени  - повьшение быстродействи  устройства за счет обеспечени  конвейерного р,ежима работы.
На фиг. 1 представлена функцио- ральна  схема предлагаемого устрой- Ьтва; на фиг, 2 -.временные диаграм- fibi работы устройства. i Устройство содержит регистры 1-7 icoMMyTaTupH 8. и 9, схемы сравнени  110 - 12, триггеры 13 и 1А, элемен- Ы НЕ 15 и 1 б, элементы И 17 и 18, Элементы задержки 19 - 21, информационный вход 22, вход 23 тактовых импульсов, выход 24 минимального чис Ла и выход 25. максимального числа устройства.
Устройство работает следующим образом .
; Перед началом работы в регистр 6 Заноситс  минимальное возможное чис- 410, а в регистр 7 максимальное воз- ожное число. Триггеры 13 и 14 уста- йовлены в нулевое состо ние.
Последовательность сравниваемых чисел поступает на входную шину 22 устройства (фиг. 2 а.). Нечетные числа в р ду поступающих чисел записы- йаютс  в регистр 1 по передним фрон- taM тактовых импульсов, поступающих по входу 23 устройства на управл ющий вход регистра 1 (фиг. 2 ).
Четные числа в р ду поступающих чисел записываютс  в регистр 3 по taKTOBbw импульсам, задержанным на йолтакта с помощью элемента 19 - задержки (фиг. 2 б).
По этому же управл ющему сигналу нечетные числа.из регистра 1 переписываютс  в регистр 2 (фиг. 2 г)..
Таким образом, в регистры 2 и 3 записываютс  (21-1)-тое и 21-тое.
числа, где i 1, 2, 3п/2. В
первом такте, пара.чисел .сравниваетс  с помощью схемы II сравнени , кото- гра  формирует на своих выходах сиг- Иалы А В и А .В, по которым через коммутатор 8 проходит большее число, а через коммутатор 9 меньшее число из пары чисел.
По передним фронтам тактовых им- 14ульсов, задержанным на такт с помо- щью элемента 20 задержки (фиг. 2 g),
большее из пары чисел записываетс  в регистр 4, а меньшее - в регистр 5.
Во втором такте большее из пары чисел, выбранное в регистр 4, сравниваетс  с помощью схемы 10 сравнени  с мин ф1альным возможным числом в регистре 6. Одновременно во втором такте меньшее число, выбранное в ре0 гистр 5, сравниваетс  с помощью схемы 12 сравнени  с максимальным возможным числом в регистре 7.
Если число в регистре 4 больше числа в регистре 6, то.на выходе
5 схемы 10 сравнени  формируетс  уровень 1, в противном случае - уровень О.
По переднему фронту тактового импульса , задержанного на такт с по0 мощью элемента 21 задержки (фиг. 2е), сигнал с выхода схемы 10 сравнени  заноситс  в триггер 13. Если число .в регистре 4 больше числа в регистре 6, то триггер I3 устанавливаетс 
5 в единично.е состо ние и по переднему фронту сигнала с выхода триггера 13 большее число переписываетс  из регистра 4 в регистр 6, в противном случае в регистре 6. остаетс  преды0 ДУЩее число.
Единичный сигнал с выхода триггера 13.разрешает прохождение через Элемент И. 17 сигнала с выхода элемента НЕ .15 и после окончани  тактового импульса производитс  сброс триггера 13-.
Элементы НЕ 15, И 17.и триггер 13 обеспечивают надежное формирование импульса записи в регистр 6.
Q Аналогично, если число в регистре 5 меньше числа в регистре 7, то на выходе схемы 12 сравнени  формируетс  уровень , который поступает на D-ВХОД триггера 14.и формируетс 
с импульс записи в регистр 7, в противном случае; в регистре 7 остаетс  предыдущее число.
Во втором такте одновременно со Q .сравнением большего из первой .пары чисел с числом, хран щимс  в регистре 6 и меньшего из первой пары чисел с числом, хран щимс  в регистре 7 производитс  сравнение третьего и J четвертого чисел с помощью .схемы 1 1 сравнени  и записи большего из них. в регистр 4, а меньшего в регистр 5 по переднему фронту второго импульса последовательности (фиг. 2 д).
5
О
5 JnjjU jTLTLr
/-jnjnjnjTJi
TTJJUILJTLTl
ол-гил.
I
/7-7
Lfi
Л-И.
П 1
пл.

Claims (1)

  1. Формула изобретения
    Устройство для определения экстремальных значений последовательности чисел, содержащее три регистра, два 25 триггера, схему сравнения, коммутатор, три элемента задержки, два элемента И, причем выходы первого регистра соединены с информационными входами второго регистра и первой jq группой входов первой схемы сравнения, выходы первого и второго элементов И соединены соответственно с входами установки в ноль первого и второго триггеров, отличающееся тем, что, с целью повышения быстродействия за счет конвейерной обработки, в него введены с четвертого по седьмой регистры, вторая и третья схемы сравнения, второй ком- 4θ мутатор, два элемента НЕ, причем информационные входы устройства соединены с информационными входами тре291 4 тьего и четвертого регистров, вход тактовых импульсов устройства соединен с синхровходом третьего регистра, через первый элемент задержки с синхровходами четвертого и пятого регистров и с. входом второго элемента задержки, выход которого соединен с синхровходами первого и шестого регистров и через третий элемент задержки - с синхровходами первого и второго триггеров, с входами первого и второго элементов НЕ, выходы которых соединены соответственно с первыми входами первого и второго элементов И, вторые входы которых соединены соответственно с прямыми выходами первого и второго триггеров и соответственно с синхровходами второго и седьмого регистров, информационные выходы которых являются выходами минимального и максимального чисел устройства и соединены соответственно со второй группой входов первой схемы сравнения и первой группой входов второй схемы сравнения,·выходы третьего регистра соединены с информационными входами пятого регистра, выходы четвертого и пятого регистров соединены соответственно с первыми и вторыми группами входов третьей схемы сравнения и первого и второго коммутаторов, первый и второй выходы третьей схемы сравнения соединены соответственно с управляющими входами первого и второго коммутаторов , выходы которых соединены с информационными входами соответственно первого .и шестого регистров, выходы шестого регистра соединены с, второй группой входов второй схемы сравнения и информационными входами седьмого регистра.
    а б
    6 г д е
    П-1 ifL_ n_Pl— __ Л-1
    ПЛ_
    ЛЛЛ—
    J71_f31J5LJ7l_n_r JzlJ7LPlJel rT 7Ш|51 1т|П.
    __П_Г1_Г1-П.
    шЕй
    Т.2
    т.з
    T.fy
    Т&1
    Фие. 2
SU874269169A 1987-06-26 1987-06-26 Устройство дл определени экстремальных значений последовательности чисел SU1462291A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU874269169A SU1462291A1 (ru) 1987-06-26 1987-06-26 Устройство дл определени экстремальных значений последовательности чисел

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU874269169A SU1462291A1 (ru) 1987-06-26 1987-06-26 Устройство дл определени экстремальных значений последовательности чисел

Publications (1)

Publication Number Publication Date
SU1462291A1 true SU1462291A1 (ru) 1989-02-28

Family

ID=21313639

Family Applications (1)

Application Number Title Priority Date Filing Date
SU874269169A SU1462291A1 (ru) 1987-06-26 1987-06-26 Устройство дл определени экстремальных значений последовательности чисел

Country Status (1)

Country Link
SU (1) SU1462291A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 771665, кл. G 06 F 7/04, 1978. Авторское свидетельство СССР № 849200, кл. G 06 F 7/00, 1979. *

Similar Documents

Publication Publication Date Title
SU1462291A1 (ru) Устройство дл определени экстремальных значений последовательности чисел
RU1798789C (ru) Устройство дл ввода информации
SU1356251A1 (ru) Устройство выделени циклового синхросигнала
SU1179362A1 (ru) Устройство дл сопр жени с пам тью
SU1213529A1 (ru) Устройство синхронизации
SU1378029A1 (ru) Устройство дл формировани импульсов
SU1441402A1 (ru) Устройство дл мажоритарного выбора сигналов
SU1553968A1 (ru) Устройство дл ввода информации
SU1541670A1 (ru) Устройство управлени блоком пам ти
SU1485223A1 (ru) Многоканальное устройство для ввода' информации
SU1099395A1 (ru) Приемник команд согласовани скоростей
SU1236488A1 (ru) Устройство дл регистрации состо ний контролируемого блока
SU1495779A1 (ru) Устройство дл ввода информации
SU1695389A1 (ru) Устройство дл сдвига импульсов
SU1388845A1 (ru) Устройство дл определени экстремального числа
SU1608657A1 (ru) Преобразователь код-веро тность
SU1348809A1 (ru) Многоканальное устройство дл ввода информации
SU1472908A1 (ru) Устройство дл контрол распределител импульсов
SU1539724A1 (ru) Устройство дл измерени временных интервалов
SU1651285A1 (ru) Многоканальное устройство приоритета
SU710054A1 (ru) Устройство дл распознавани двоичных знаков
SU436341A1 (ru) Устройство для синхронизации двух команд
SU1411950A1 (ru) Формирователь импульсов
SU1605244A1 (ru) Устройство дл сопр жени источника и приемника информации
SU1231595A1 (ru) Цифровой умножитель частоты периодических сигналов