SU1179362A1 - Устройство дл сопр жени с пам тью - Google Patents
Устройство дл сопр жени с пам тью Download PDFInfo
- Publication number
- SU1179362A1 SU1179362A1 SU843714566A SU3714566A SU1179362A1 SU 1179362 A1 SU1179362 A1 SU 1179362A1 SU 843714566 A SU843714566 A SU 843714566A SU 3714566 A SU3714566 A SU 3714566A SU 1179362 A1 SU1179362 A1 SU 1179362A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- input
- inputs
- elements
- outputs
- Prior art date
Links
Landscapes
- Information Transfer Systems (AREA)
Abstract
УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ С ПАМЯТЬЮ, содержащее счетчик адресов записи и счетчик адресов считывани , счетные входы которых вл :ютс соответственно входами синхроимпульсов записи и считывани устройства , а группы выходов соответственно подключены к первым входам элементов И первой и второй групп, выходы которых подключены соответственно к первым и вторым входам элементов ИЛИ групп, а вторые входы элементов И первой и второй групп - соответственно к первым выходам формировате ;л синхросерии импульсов записи и формировател синхросерии импульсов считывани , вторые выходы которых соединены соответственно с входами разрешени записи накопител и выходного регистра, синхровход и выход которого соединены соответственно с входом синхроимпульсов считывани устройства и информационным выходом устройства , а информационный вход - с выходом накопител , адресный вход которого подключен к выходам элементов ИЛИ группы, два элемента И, два элемента ИЛИ и первый триггер, входом сброса соединенный с выходом первого элемента ИЛИ, отличающеес тем, что, с целью расширени области применени устройства, в него введены три триггера, причем третий выход формировател синхросерии импульсов записи подключен к первым входам первого и второго элементов ИЛИ и входу сброса второго триггера, а вход к пр мому выходу первого триггера, установочные входы первого и третье го триггеров подключены соответственно к выходам первого и второго элементов И, первые входы которых соединены соответственно с выходами второго и четвертого триггеров, а вторые входы - соответственно с инверсными выходами третьего и первого триггеров, информационный вход накопител вл етс информационным входом устройства, вход обращени ,накопител соединен с выходом второго элемента И, вторым входом подключенного к второму выходу формировател синхросерии импульсов считывани , первый выход которого соединен с входами сброса третьего и четвертого триггеров, а вход - с выходом третьего триггера и вторым входом первого элемента РШИ, установочные входы второго и четвертого триггеров соединены соответственно с входами синхроимпульсов записи и считывани устройства.
Description
Изобретение относитс к вычислительной технике и может быть использовано в системах накоплени и передачи информации. Цель изобретени - расширение области применени путем обеспечени работоспособности устройства при неравенстве частот сигналов ввода и вывода. На фиг. 1 представлена функционал на схема устройства; на фиг.2 временные диагра1(мы работы устройства . Устройство содержит счетчик 1 и адресов записи и считывани , накопи тель 3, элементы И 4 и 5 первой и второй групп, выходной регистр 6, элементы ИЛИ 7 группы, элементы ИЛИ 8 и 9, формирователи 10 и 11 синхр серии импульсов записи и считывани первый 12 , четвертый 13 и второй 15 триггеры, элементы И 16 и 17, информационные вход 18 и выход 19 устройства, входы 20 и 21 синхроим пульсов записи и считывани , входы 22 и 23 установки счетчиков 1 и 2. Эпюры показывают уровни.напр жени соответственно на входах 20 и 21j пр мом выходе триггера 15, первом, втором и третьем выходах формировател 10, пр мых выходах триггеров 12 и 14, а также первом и втором выходах формировател 11. Устройство работает следующим, образом. Синхроимпульс записи (фиг.2а) поступает на вход 20 и устанавливает триггер 15 в единичное состо ние (фиг. 2в). Если в данный момент в устройстве операци считывани не производитс , то на втором входе элемента И 16 имеетс разрешающий потенциал с инверсного выхода триггера 14. Выходной сигнал триггера 15 устанавливает триггер 12 в единичное состо ние. Сигнал с пр мого выхода триггера 12 запускает фор мирователь 10, сигнал с первого выхода которого (фиг,2г) разрешает прохождение на адресный вход накопи тел 3 очередной ординаты записи, . сформированной счетчиком 1 адресов записи, сигнал с второго выхода переключает накопитель 3 в режим з писи (фиг. 2д), а сигналом обращени с третьего выхода (фиг.2е) производитс запись информации в накопител 3. Если во врем операции ввода при 1 622 шел синхроимпульс считывани (фиг.2б), то он устанавливает триггер 13 в единичное состо ние но сигнал с инверсного выхода триггера 12 запрещает его прохождение через элемент 17 до завершени цикла записи. После завершени цикла записи в накопитель 3 задний фронт сигнала обращени (фиг. 2е) формировател 10 устанавливает триггеры 15 и 12 в нулевое состо ние. На втором входе элемента И 17 по вл етс разрешающий потенциал , и выходной сигнал триггера 13 устанавливает триггер 14 в единичное состо ние. Сигнал с пр мого выхода триггера 14 запускает формирователь 11, сигнал с первого выхода которого разрешает прохождение на адресный вход накопител 3 адресов считывани , сформированных счетчиком 2, а сигнал с инверсного выхода триггера 14 зап- рещает прохождение через элемент И 16 сигнала ввода. По сигналу обращени со второго выхода формировател 11 (фиг. 2к) производитс операци вывода . После завершени операции вьгоода задний фронт сигнала обращени (фиг. 2к) обнул ет триггеры 13 и 14 и заносит в выходной регистр 6 информацию , считанную с накопител 3. Устройство работает аналогичны образом, если сигнал вывода приходит раньше сигнала ввода, однако при этом сначала производитс операци вывода, а после ее завершени - операци ввода. В случае одновременного прихода сигналов ввода и вывода возможны временные соотношени , при которых выходные сигналы триггеров 15 и 13 пройдут через элементы И 16 и 17 и установ т триггеры 12 и 13 в единичное состо ние, что эквивалентно наложению операций ввода и вывода. Дл исключени этого сигнал с пр мого выхода триггера 13 через элемент ИЛИ 8 сбрасывает триггер 12 и начина- етс операци вывода, а после ее завершени - операци ввода. Следовательно, при любых соотношени х между сигналами ввода и вывода и любой их частоте осуществл етс запись и считывание из накопител 3, так как врем задержки очередного сигнала обращени к накопителю определ етс временем завершени начатой операции и не зависит от наличи в данный момент времени предыдущего сигнала
обращени , причем работа устройства не зависит от частот сигналов ввода , вывода их равенства или отличи при условии, что величина каждой из частот поступлени синхроимпульсов ввода или записи не превышает
половины величины максимальной частоты обращений к накопителю 3.
Таким образом, устройство обеспечивает работу при различных частотах ввода и вьшода информации,что позвол ет расширить область его применени .
Фиъ.1
LJ
П
J
ж
Г1П
i,.t
и
и
J-L
Г-L
Фиг. г
Claims (1)
- УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ С ПАМЯТЬЮ, содержащее счетчик адресов записи и счетчик адресов считывания, счетные входы которых являются соответственно входами синхроимпульсов записи и считывания устройства, а группы выходов соответственно подключены к первым входам элементов И первой и второй групп, выходы которых подключены соответственно к первым и вторым входам элементов ИЛИ групп, а вторые входы элементов И первой и второй групп - соответственно к первым выходам формирователя синхросерии импульсов записи и формирователя синхросерии импульсов считывания, вторые выходы которых соединены соответственно с входами разрешения записи накопителя и выходного регистра, синхровход и выход которого соединены соответственно с входом синхроимпульсов считывания устройства и информационным выходом устройства, а информационный вход - с выходом накопителя, адресный вход которого подключен к выходам элементов ИЛИ группы, два элемента И, два элемента ИЛИ и первый триггер, входом сброса соединенный с выходом первого элемента ИЛИ, отличающееся тем, что, с целью расширения области применения устройства, в него введены три триггера, причем третий выход формирователя синхросерии импульсов записи подключен к первым входам первого и второго элементов ИЛИ и входу сброса второго триггера, а вход к прямому выходу первого триггера, установочные входы первого и третье го триггеров подключены соответственно к выходам первого и второго элементов И, первые входы которых соединены соответственно с выходами второго и четвертого триггеров, а вторые входы - соответственно с инверсными выходами третьего и перво- а го триггеров, информационный вход накопителя является информационным входом устройства, вход обращения.накопителя соединен с выходом второго элемента И, вторым входом подключенного к второму выходу формирователя синхросерии импульсов считывания, первый выход которого соединен с входами сброса третьего и четвертого триггеров, а вход - с выходом третьего триггера и вторым входом первого элемента ИЛИ, установочные входы второго и четвертого триггеров соединены соответственно с входами синхроимпульсов записи и считывания устройства.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843714566A SU1179362A1 (ru) | 1984-01-25 | 1984-01-25 | Устройство дл сопр жени с пам тью |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843714566A SU1179362A1 (ru) | 1984-01-25 | 1984-01-25 | Устройство дл сопр жени с пам тью |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1179362A1 true SU1179362A1 (ru) | 1985-09-15 |
Family
ID=21108906
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU843714566A SU1179362A1 (ru) | 1984-01-25 | 1984-01-25 | Устройство дл сопр жени с пам тью |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1179362A1 (ru) |
-
1984
- 1984-01-25 SU SU843714566A patent/SU1179362A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР№ 624231, кл. С 06 F 13/02, 1978. Авторское свидетельство СССР № 964649, кл. G 06 G 13/02, 1981. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1179362A1 (ru) | Устройство дл сопр жени с пам тью | |
JPS6037961U (ja) | デイジタル2値グル−プ呼出回路装置 | |
SU1649531A1 (ru) | Устройство поиска числа | |
RU2063662C1 (ru) | Устройство для синхронизации асинхронных импульсов записи и считывания информации | |
SU1462291A1 (ru) | Устройство дл определени экстремальных значений последовательности чисел | |
SU1485223A1 (ru) | Многоканальное устройство для ввода' информации | |
SU1347160A1 (ru) | Многофазный генератор импульсов | |
SU1176337A1 (ru) | Устройство дл сопр жени | |
SU1605244A1 (ru) | Устройство дл сопр жени источника и приемника информации | |
RU1798901C (ru) | Однотактный умножитель частоты | |
SU1059559A1 (ru) | Устройство дл ввода информации с дискретных датчиков | |
SU1764149A1 (ru) | Многоканальный программируемый генератор импульсов | |
SU1541670A1 (ru) | Устройство управлени блоком пам ти | |
RU2029361C1 (ru) | Многоканальный цифровой фильтр | |
SU515154A1 (ru) | Буферное запоминающее устройство | |
SU1302280A1 (ru) | Устройство дл обслуживани запросов | |
SU1388845A1 (ru) | Устройство дл определени экстремального числа | |
SU1160433A1 (ru) | Коррел ционный измеритель времени запаздывани | |
SU1084901A1 (ru) | Устройство дл контрол блоков пам ти | |
SU1386988A1 (ru) | Устройство дл определени экстремумов | |
SU1190499A1 (ru) | Цифрова лини задержки | |
SU1679480A1 (ru) | Устройство дл вывода информации | |
SU1378029A1 (ru) | Устройство дл формировани импульсов | |
RU2022353C1 (ru) | Устройство для определения дополнения множества | |
SU1444937A1 (ru) | Делитель частоты следовани импульсов с регулируемой длительностью импульсов |