SU1160433A1 - Коррел ционный измеритель времени запаздывани - Google Patents

Abstract

1. КОРРЕЛЯЦИОННЫЙ ИЗМЕРИТЕЛЬ ВРЕМЕНИ ЗАПАЗДЫВАНИЯ, содержащий Ъумматор , первьй и второй регистры, выход первого из которых  вл етс  выходом устройства, компаратор, первый вход которого  вл етс  первым информационным входом устройства, второй вход компаратора подключён к шине нулево- го потенциала, первый счетчик, выход переноса которого соединен со счетным входом второго счетчика, от ли чающийс  тем, что, с целью повышени  быстродействи , в него введены блок пам ти, блок посто нной пам ти, элемент ИСКЛЮЧАЩЕЕ ИЛИ, элемент задер оси и умножитель частоты, вход которого  вл етс  вторьм информационным входом устройства, выход умножител  частоты соеданен со счетным входом первого счетчика, информационные вьйсоды которого соответственно соединены с первой группой адресных входов блока посто нной пам ти, с адресными входами блока пам ти и информационными входами первого регистра , тактовый вход которого подключен к выходу переноса сумматора, выходы которого соответственно соедине .ны с информационными входами блока пам ти, перва  группа входов сумматора подключена к шине нулевого потенциала, втора  группа входов сумматора соответственно подключена к выходам второго регистра, вход переноса сумматора подключен к выходу элемента ИСКПЮЧАЩЕЕ ИЛИ, первый и второй входы которого подключены соответственно к выходам компаратора и блока посто нной пам ти, втора  группа адресных входов которого подключена к информационным выходам второго счетчика, выход умножител  частоты через элемент задержки соединен с входом управлени  записью блока пам ти и тактовым входом второго регистра, информационные входы которого соответственно подключены I к выходам блока пам ти. 2. Измеритель по п.1, от ли чающийс  тем что умножитель частоты содержит генератор тактовых 9: импульсов, делитель частоты, счето чик, регистр и управл емый делитель 4 частоты , выход переноса которого :о  вл етс  выходом умножител  частоты, управл ющие входы управл емого делител  частоты соответственно подключены к информационным выходам регистра , информационные входы которого соответственно подключены к инфориационным выходам сче;тчика, вход сброса которого объединен с TaKTOBtdM входом регистра и  вл етс  входсш умножител  частоты, счетный вход i счетчика подключен к выходу делител  частоты, вход которого объедаг

Description

нен с емого информационным входом управд - к выходу генератора тактовых импульделител  частоты н подк;ж)чен сои. ПЬОДЗ

Изобретение относитс  к устройствам дл  определени  времени запаздывани  по положению максимума взаимн коррел ционной функции и может ИСПОЗОВАТЬСЯ в системах автоматического управлени  и измерительной аппаратуре .

Известен коррел ционный измеритель времени запаздывани , содержащий блок регистровой пам ти, входы и выходы которого соединены с входами и выходами ключей, три блока пермножителей , первые входы которых содинены с трем  последними выходами блока регистров, а выходы блоков перемножителей соединены с входами блоков интегрировани , выходы которых соединены с входами блока элементов И, выходы которого соединены с первьми входами цифровых компараторов, выходы которых соединены с входами элементов И, выходы Которых соединены с первыми входами триггеров, выходы которых через вспомогательные элементы И соединены с входами первого и второго счетчиков , вторые входы вспомогательных элементов И соединены е выходами соответственно первого и второго элементов ИЛИ, входы которых соединены с выходами линий задержки, входы которых соединены с выходом генератора, а дополнительные выходы с входом третьего элемента ИЛИ, выход которого соединен с управл ющим входом блока элементов И, а вход блока регистров и вторые входы блоков перемножителей соединены соответственно с первым и вторьтм входами устройства Г

Недостатками этого устройства  вл ютс  ограниченность функциональных возможностей, поскольку дл  его использовани  требуетс  сходный характер сигналов (исследуемый объект не должен приводить к линейному преобразованию сигналов), сложность аппаратурной реа;шзации, посто нное врем  отклика, что не

удобно, поскольку дл  сильно взаимосв занных процессов это врем  может быть сокращено, а дл  слабосв занных должно автоматически увеличиватьс . Кроме того, это устройство имеет относительно узкий динамический диапазон входных сиг-. налов.

Наиболее близким по технической сущности к предлагаемому  вл етс  коррел ционный измеритель времени запаздывани , содержащий Компаратор , первый и второй регистры, сумматор , первьй и второй счетчики,выход переноса первого счётчика соединен со счетным входом второго счётчика, информационный вход компаратора соединен с первым входом коррел ционного измерител  времени запаздывани , выходы которого соединены с

выходами первого регистра 2,

I -,

Недостатками известного коррел ционного измерител  времени запаздывани   вл ютс  относительно низкое быстродействие, что св зано с одной стороны, с необходимостью выполнени  большого количества операций за один цикл измерени , сложностью этих операций, а с другой - с тем, что врем  оценки не зависит от взаимной св зи характеристик процессов. В действительности дл  сильносв занных процессов это врем  моАет быть выбрано относительно MamiM, а дл  слабосв занных процессов, например содержащих значительную аддитивную случайную составл ющую в виде шума, врем  измерени  должно быть увеличено . Кроме того, известное устройство имеет ограниченные функциональные возможности, поскольку не может измен ть свои характеристики в зависимости от вида сигнала. Наконец это устройство имеет относительно узкий допустимый диапазон входных сигналов

Целью изобретени   вл етс  повышение быстродействи  при одновременном сокращении аппаратурных затрат. Указанна  цель достигаетс  тем, что в коррел ционный измеритель вре мени запаздывани , содержащий сумма тор, первый и второй регистры, выхо первого из которых  вл етс  выходом устройства, компаратор, первый вход которого  вл етс  первьм информацио ным входом устройства, второй вход компаратора подключен к шине нулевого потенциала,первый счетчик,выход переноса: которого соединен со счетным входом второго счетчика, введены блок пам ти, блок посто нной пам ти, элемент ИСКПЮЧАВДЕЕ ИЛИ, . элемент задержки и умножитель частоты , вход которого  вл етс  вторым информационным входом устройства, выход умножител  частоты соединен . со счетным входом первого счетчика, информационные выходы которого соот ветственно соединены с первой группой адресных входой блока посто н ной пам ти, с адресными входами блока пам ти и информационными входами первого регистра, тактовьй вход которого подключен к выходу переноса сумматора, выходы которого соответственно соединены с инфор мационными входами блхэка пам ти, перва  группа входов сумматора подключена к шине нулевого потенциала, втора  группа входов сумматора соот ветственно подключена к выходам . второго регистра, вход переноса сумматора подключен к входу элемента ИСКЛЮЧАЮЩЕЕ ИЛИ-, первый и второй входы которого подключены соответственно к выходам компаратора и бло ка посто нной пам ти, вторай группа адресньк входов- которого подключена к информационным выходам второго счетчика, вькод умножител  частоты через элейент задержки соединен с входом управлени  записью блока пам ти и тактовым входом второго ре гистра, информационные входы которого соответственно подключены к вы ходам блока пам ти. Кроме того, умножитель частоты содержит генератор тактовых импульсов , делитель частоты, счетчик, регистр и управл емый делитель частот выход переноса которого  вл етс  выходом умножител  частоты, управл ющие входы управл емого делител  частоты соответственно подключены к информационным выходам регистра, информационные входы которого соответственно подключены к информационным выходам счетчика, вход сброса которого объединен с тактовым входом регистра и  вл етс  входом умножител  частоты, счетный вход счетчика подключен к выходу делител  частоты , вход которого объединен с информационным входом управл емого делител  частоты и подключен к выходу генератора тактовых импульсов. На фиг. 1 приведена блок-схема предлагаемого устройства; на фиг.2 блок-схема умножител  частоты. Коррел ционный измеритель времени запаздывани  содержит компаратор 1, первый регистр 2, второй регистр 3, сумматор 4, первый и второй счетчик 5 и 6j блок 7 пам ти, блок 8 посто нной пам ти, умножитель 9 частоты , элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 10, элемент 1 задержки. Умножитель 9 частоты содержит генератор 12 тактовьк импульсов,делитель J3. частоты. Счетчик 14, регистр 15 и управл емый делитель 16 частоты, выход переноса которого соединен с выходом делител  13 частоты, вход которого соединен с тактовым входом регистра 15 и входом сброса счетчика 14, счетный вход которого соединен с выходом делител  13 частоты, представл юща  собой знаковую функцию суммы первых N гармоник. В блок 8 посто нной пам ти можно также записывать выборки других знаковых функций: суммы четньк гармоник, а также дл  нескольких функций, осуществл   выбор требуемой функции подачей кода на блок 8 посто нной пам ти. обрйзом, на вьпсоде блока 8 посто нной пам ти формируетс  последовательность y(i At), котора  сравниваетс  с знаковой функцией исследуемого сигнала X(t),, формируемой компаратором 1, Сравнение осуществл етс  в виде суммы по модулю два элементом ИСКЛЮЧАЮЩЕЕ ИШ 10. Если знаковые функции несовпадают, на выходе элемента 10 формируетс  единичнь1й логический сигнал, поступаюпщй на сумматор 4. Сн налом с умножител  9 частоты осуществл етс  также но с некоторой задержкой, достаточной дл  переключени  счетчика 5 и определ емой элементом t1 задержки, считывание: кода записанного в блоке 7 пам ти. Следует отметить, что в посто нном запоминакщем блоке 8 функци  у(1 /)t) записываетс  К раз, где К 2 а 5 р - разр дность счетчика 5, причем каждый раз со сдвигом во времени. Таким образом, при считывании из блока 8 посто нной пам ти дл  каждого значени  входного сигнала X(t) функци  y(i dt) выбираетс  К раз с измен ющейс  временной задержкой, каждый раз сравнива сь на элементе 11. Результат сравнени прибавл етс  к коду, зафиксированному в блоке 7 пам ти,Таким обра зом , если знаковые функции сигнало X(t) и yCi йt-j)(гдe j 1, ..., К) совпадают по соответствующему адре су, в блоке 7 пам ти накапливаетс  код. Когда величина этого кода дос тигнет заданной величины, прибавле ние следующей едании) вход которог соединен с выходом генератора 12 т товых импульсов и информационным входом управл емого делител  16 ча аготы, управл ющие входы которого соединены с информационными выходами регистра 15, входы которого соединены с выходами счетчика 4, Коррел ционный измеритель времени запаздывани  работает следутощим образом, Исследуемьш сигнал подаетс  на первьщ информационш вход, а опорный временной импульс - на второй информационньй вход. Входной сигнал X(t) преобразуетс  компараТором 1 в его знаковую функцию sign X(t). Импульсный опорньй сигнал со второго информационного вхо поступает на вход умножител  9 час тоты, на выходе которого формирует с  последовательность импульсов с частотой в М раз, превьшающей част ту опорного сигнала, причем фаза выходного сигнала прив зана к фазе опорного сигнала. Импульсы с умножител  9 частоты поступают, на вход счетчика 5, импульсами с выхода переноса которого перекш)чаетс  счетчик 6. Коды с выходов счетчиков 5 и 6 задают адрес сигнала, записанного в блоке 8 посто нной пам ти. В простейшем случае там могут быть записаны выборки знаковой функции синусного сигнала y(i At) - sign (sin/()3 . Если исследуемый объект нелинейнкй в сигнале U),(t) могут присутствовать кратные гармонические составл ющие , как четные, так и нечетные. ,В этом случае, дл  обеспечени  3 учета четных гармоник в блоке 8 посто нной пам ти могут быть записаны выборки функции iNiwM iWAt V Uilcsi f Fs il-г wiA-tjS fi- -Cftses--I к нему вызовет по вление единичного сигнала на выходе переноса сумматора 4, что вызовет запись соответствующего ему кода адреса, определ ющего временную задержку сигнала в регистр 2. Регистр 3 служит дл  промежуточного хранени  ранее накопленного кода, подаваемого на сумматор 4. Естественно, что умножитель 9 частоты должен обеспечивать коэффициент умножени  М L-K, где L число выборок функции у(i 4t) за период сигнала, поданного на вход 14, т.е. i 1 - L. Величина М определ етс  коэффициентом делени  делител  13 частоты. Поскольку предложенное устройств© обеспечивает контроль за полржением максимума в темпе поступлени  входных данных, а в качестве взаимно коррал щонной используетс  функци  взаимной :знаковой коррел ции , обеспечиваетс  сравнительное высокое быстродействие, так как не требуетс  выполн ть такие сложные операции, как умножение. Это обеспечивает и относительно широкий динамический диапазон входных сигналов , определ етс  компаратором 1. Благодар  возможности выбора кнформащ1И , записанной в посто нном запоминающем блоке 8, обеспечиваетс  ошрокий выбор опорньсс функций, что позвол ет исследовать задержки распространени  в самых различных системах: линейных, нелинейньлс, инвертирующих , дл  заданной гармоНической составл ющей и т.д. Поскольку накопление информации в оперативном запоминающем устройстве происходит в зависимости от взаиг мосв зи сигналов быстро дл  сильнокоррелиррёанных сигналов и медленно дл  слабокоррелированных, автоматически обеспечиваетс  .выбор време- ни измерений В исходном состо нии, 8 оперативно эапо)шн8ющем блоке 8 должен быть записан нулевой код, что может быть обеспечено, например, подачей ийпульса с выхода переноса сумма T oga на вход сброса, который соедипен с тактовым входом регистра и входом сброса счетчика, счетньш вход которого соединен с вькодом делител  частоты, вход которого соединен с вькодом генератора тактовых импульсов и счетным входом управл емого делител  частоты, управл ющие входы

которого соединены с выходами регистра , входы которого соединены с выходами сч(5тчика.

Коррел ционный измеритель времени запаздывани  может использоватьс  в системах автоматического управлени  и измерительной аппаратуре.

|t

k

8

€

Claims (2)

1. КОРРЕЛЯЦИОННЫЙ’ ИЗМЕРИТЕЛЬ ВРЕМЕНИ ЗАПАЗДЫВАНИЯ, содержащий сумматор, первый и второй регистры, выход первого из которых является выходом устройства, компаратор, первый вход которого является первым информационным входом устройства, второй вход компаратора подключён к шине нулевого потенциала, первый счетчик, выход переноса которого соединен со счетным входом второго счетчика, от ли чаю щи й с я тем, что, с целью повышения быстродействия, в него введены блок памяти, блок постоянной памяти, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, элемент задержки и умножитель частоты, вход которого является вторым информационным входом устройства, выход умножителя частоты соединен со счетным входом первого счетчика, информационные вьйсоды которого соответственно соединены с первой группой адресных входов блока постоянной памяти, с адресными входами блока памяти и информационными входами первого регистра, тактовый вход которого подклю чен к выходу переноса сумматора, выходы которого соответственно соедине— ,ны с информационными входами блока памяти, первая группа входов сумма тора подключена к шине нулевого потенциала, вторая группа входов сумматора соответственно подключена к выходам второго регистра, вход переноса сумматора подключен к выходу элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, первый и второй входы которого подключены соответственно к выходам компаратора и блока постоянной памяти, вторая группа адресных входов которого подключена к информационным выходам второго счетчика, выход умножителя частоты через элемент задержки соединен с входом управления записью блока памяти и тактовым входом второго регистра, информационные входы которого соответственно подключены к выходам блока памяти.

2. Измеритель по п.1, от ли чающийся тем; что умножитель частоты содержит генератор тактовых импульсов, делитель частоты, счетчик, регистр и управляемый делитель частоты , выход переноса которого является выходом умножителя частоты, управляющие входы управляемого делителя частоты соответственно подключены к информационным выходам регистра, информационные входы которого соответственно подключены к информационным выходам счетчика, вход сброса которого объединен с тактовым входом регистра и является входом умножителя частоты, счетный вход :счетчика подключен к выходу делителя частоты, вход которого объеди- нен с информационным входом уиравля-» емого делителя частоты и подключен к выходу генератора тактовых импульсов .